一种基于数字电路控制的FeFET阵列数据校验方法技术

本发明专利技术公开了一种基于数字电路控制的FeFET阵列数据校验方法，该方法通过构建m*n个铁电晶体管FeFET组成的存储阵列及其外围电路铁电晶体管FeFET阵列，再根据权重数据存储缓存中的数据设计出校验码编码规则，然后利用数字电路完成校验码的生成及读写控制；实现计算前校验及测试阶段校验两种校验方式，以达到计算前快速校验及坏点确定的目标。本发明专利技术能够有效地降低存储在FeFET阵列中数据校验过程的数据读取时间、功耗和数据，将FeFET阵列存内计算的特性发挥出来。的特性发挥出来。的特性发挥出来。

【技术实现步骤摘要】
一种基于数字电路控制的FeFET阵列数据校验方法


[0001]本专利技术涉及存算一体芯片设计领域，尤其涉及一种基于数字电路控制的FeFET阵列数据校验方法。

技术介绍

[0002]随着计算机技术的进步，对非易失性存储器的需求越来越大，其读写速度要求越来越快，功耗也越来越符合用户的要求。但传统的非易失性存储器如 EEPROM、FLASH 等已经难以满足这些需求。传统的主流半导体存储器可分为易失性和非易失性两大类。易失性存储器包括静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。SRAM 和 DRAM 在断电时都会丢失保存的数据。虽然 RAM 易于使用且性能良好，但其有数据丢失的缺点。
[0003]铁电存储器是一种基于半导体技术改进的新型存储器，具有一些独特的特性。铁电存储器兼容RAM的所有功能，是一种类似于ROM的非易失性存储器。换句话说，铁电存储器弥补了这两种存储类型之间的差距，一种非易失性 RAM。与传统的非易失性存储器相比，它以其功耗低、读写速度快、抗辐照能力强等特点备受关注。铁电场效应晶体管，作为一种新型的高速、低功本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于数字电路控制的FeFET阵列数据校验方法，其特征在于，所述方法包括如下步骤：（1）构建由m行n列个FeFET组成的存储阵列；（2）根据权重数据存储缓存中的数据设计出校验码编码规则，所述校验码编码规则包括二值校验码编码规则和多值校验码编码规则；（3）在接收到校验命令后，先读取权重数据存储缓存中的数据，再根据权重数据存储缓存中的数据通过二值或多值校验码编码规则生成对应的校验码，将数据对应的地址及校验码写入到阵列对应点上，写入完成后读取该列的总电流值；若总电流值为m*i，其中m为存储阵列的行数，电流i为70nA，则表示校验正确，输出校验正确信号拉高并发送下一列校验码，当全部校验完成且校验正确后退出校验；若总电流值非m*i，则输出校验错误信号拉高，表示对应列校验错误，重新写入列数据重复当前步骤进行校验，若全部校验完成且校验正确则退出校验，若仍校验错误则进行坏点校对。2.根据权利要求1所述的基于数字电路控制的FeFET阵列数据校验方法，其特征在于，所述二值校验码编码规则是针对FeFET单个器件存储值为二值存储的，根据FeFET单个器件存储值为0和1，进行二值权重的校验码编码。3.根据权利要求1所述的基于数字电路控制的FeFET阵列数据校验方法，其特征在于，所述多值校验码编码规则是针对FeFET单个器件存储值为多值存储的，FeFET单个器件存储值为0～N ,校验码编码采用两种编码规则，若存储值为0则取反为1，若存储值为非0值则校验码归为0，以获得多值权重的校验码。4.根据权利要求1所述的基于数字电路控制的FeFET阵列数据校验方法，其特征在于，所述FeFET阵列的存储具有非遗失特性，在进行计算之前需对其存储数据进行校验；所述FeFET阵列具有存内计算特性，在读出数据的情况下通过算法设计，在存内进行存储数据校验。5.根据权利要求1所述的基于数字电路控制的FeFET阵列数据校验方法，其特征在于，所述FeFET阵列中读取的电流值通过映...

【专利技术属性】
技术研发人员：闫力，任嵩楠，顾佳妮，胡塘，李相迪，郝春玲，刘志威，
申请(专利权)人：之江实验室，
类型：发明
国别省市：