一种基于数字电路控制的FeFET阵列数据校验方法技术

本发明专利技术公开了一种基于数字电路控制的FeFET阵列数据校验方法，该方法通过构建m*n个铁电晶体管FeFET组成的存储阵列及其外围电路铁电晶体管FeFET阵列，再根据权重数据存储缓存中的数据设计出校验码编码规则，然后利用数字电路完成校验码的生成及读写控制；实现计算前校验及测试阶段校验两种校验方式，以达到计算前快速校验及坏点确定的目标。本发明专利技术能够有效地降低存储在FeFET阵列中数据校验过程的数据读取时间、功耗和数据，将FeFET阵列存内计算的特性发挥出来。的特性发挥出来。的特性发挥出来。

【技术实现步骤摘要】
一种基于数字电路控制的FeFET阵列数据校验方法


[0001]本专利技术涉及存算一体芯片设计领域，尤其涉及一种基于数字电路控制的FeFET阵列数据校验方法。

技术介绍

[0002]随着计算机技术的进步，对非易失性存储器的需求越来越大，其读写速度要求越来越快，功耗也越来越符合用户的要求。但传统的非易失性存储器如 EEPROM、FLASH 等已经难以满足这些需求。传统的主流半导体存储器可分为易失性和非易失性两大类。易失性存储器包括静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。SRAM 和 DRAM 在断电时都会丢失保存的数据。虽然 RAM 易于使用且性能良好，但其有数据丢失的缺点。
[0003]铁电存储器是一种基于半导体技术改进的新型存储器，具有一些独特的特性。铁电存储器兼容RAM的所有功能，是一种类似于ROM的非易失性存储器。换句话说，铁电存储器弥补了这两种存储类型之间的差距，一种非易失性 RAM。与传统的非易失性存储器相比，它以其功耗低、读写速度快、抗辐照能力强等特点备受关注。铁电场效应晶体管，作为一种新型的高速、低功耗器件，天然具有实现存算一体架构的优势。
[0004]随着神经网络存算一体结构得到广泛应用，越来越多的新型存储器件在神经网络的硬件化实现中得到深入研究。铁电晶体管FeFET存储器使用的铁电材料，可以在两种极化状态之间快速切换，具有更快的写入/擦除速度，其制作工艺简单、功耗更低并且可以在更低的电压下工作。FeFET作为一种具有诸多优势的存储技术，在神经网络的硬件实现中的研究与应用不断加深。
[0005]目前基于利用FeFET阵列铁电晶体的铁电效应实现数据存储技术，已经得到了广泛应用，通过数字电路的配合，利用FeFET阵列矩阵乘法的存内计算，能够较为有效的实现神经网络算法的硬件加速。
[0006]为了保证在存内计算过程中，计算结果的正确性，针对FeFET阵列中存储的数据，在开始计算前需要进行数据校验，但是，现有技术中，对于存储在FeFET阵列中的数据采用的校验方法是将阵列中的数据全部读取出来，然后与存储在数字电路中的数据逐个进行直接比对，这种方法需要耗费多次数据读取、比对时间及功耗。

技术实现思路

[0007]针对现有技术的不足，本申请的目的在于提供一种基于数字电路控制的FeFET阵列数据校验方法。
[0008]根据本申请实施例的第一方面，提供一种基于数字电路控制的FeFET阵列数据校验方法，该方法是利用FeFET阵列存内计算的特性，通过数字电路设计出的一种在存内进行的基于数字电路控制的FeFET阵列数据校验方法,该方法包括如下步骤：（1）构建由m行n列个FeFET组成的存储阵列；（2）根据权重数据存储缓存中的数据设计出校验码编码规则，所述校验码编码规
则包括二值校验码编码规则和多值校验码编码规则；（3）在接收到校验命令后，先读取权重数据存储缓存中的数据，再根据权重数据存储缓存中的数据通过二值或多值校验码编码规则生成对应的校验码，将数据对应的地址及校验码写入到阵列对应点上，写入完成后读取该列的总电流值；若总电流值为m*i，其中m为存储阵列的行数，电流i为70nA，则表示校验正确，输出校验正确信号拉高并发送下一列校验码，当全部校验完成且校验正确后退出校验；若总电流值非m*i，则输出校验错误信号拉高，表示对应列校验错误，重新写入列数据重复当前步骤进行校验，若全部校验完成且校验正确则退出校验，若仍校验错误则进行坏点校对。
[0009]进一步地，所述二值校验码编码规则是针对FeFET单个器件存储值为二值存储的，根据FeFET单个器件存储值为0和1，进行二值权重的校验码编码。
[0010]进一步地，所述多值校验码编码规则是针对FeFET单个器件存储值为多值存储的，FeFET单个器件存储值为0～N ,校验码编码采用两种编码规则，若存储值为0则取反为1，若存储值为非0值则校验码归为0，以获得多值权重的校验码。
[0011]进一步地，所述FeFET阵列的存储具有非遗失特性，在进行计算之前需对其存储数据进行校验；所述FeFET阵列具有存内计算特性，在读出数据的情况下通过算法设计，在存内进行存储数据校验。
[0012]进一步地，所述FeFET阵列中读取的电流值通过映射关系转化为数据值，同时将结果及控制信号编码为数据值进行传输。
[0013]进一步地，在校验过程中将校验码根据FeFET阵列的存内计算特性，施加读电压并检测电流和，根据映射关系，电流和代表了乘加和计算的结果，以此判断对应列的校验码与权值的乘累加值是否满足校验结果。
[0014]进一步地，所述坏点校对具体为：选择读出校验错误对应列数据，将校验错误对应列数据与对应缓存中的对应列数据进行逐个比对，找出对应的错误点并多次对该列进行写入及读出；若出现错误的位置点反复出现错误，则认为反复出现错误的位置点出现坏点。
[0015]根据本申请实施例的第二方面，提供一种基于数字电路控制的FeFET阵列数据校验装置，包括：行编解码模块，用于选择FeFET阵列中的行地址，并根据行地址和操作及校验进行选择位线，并对被选位线施加读电压；列编解码模块，用于选择FeFET阵列中的列地址，并根据列地址和操作及校验进行选择位线，对被选位线施加读电压；数据校验模块，用于对读出的数据行进行校验比较；读写控制模块，用于对位线施加读写电压以获得读电流；控制读操作时根据所述行编解码模块、列编解码模块对被选位线施加的读电压以读取被选单元的电流；控制写操作时根据所述行编解码模块、列编解码模块对被选位线施加的写电压以读取被选单元的电流；权重数据存储缓存模块：用于将FeFET阵列的数据进行缓存并备份。
[0016]根据本申请实施例的第三方面，提供一种终端，包括：一个或多个处理器；存储器，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现上述基于数字电路控制的FeFET阵列数据校验方法。
[0017]根据本申请实施例的第四方面，提供一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现上述基于数字电路控制的FeFET阵列数据校验方法。
[0018]与现有技术相比，本申请的有益效果是：本申请适用于完利用FeFET阵列完成神经网络的权重的存储及乘累加计算过程中的数据校验，有效降低存储在FeFET阵列中数据校验过程的数据读取时间及功耗，降低数据逐个进行比对的时间及功耗，有效的将FeFET阵列存内计算的特性发挥出来，能够在测试过程中充分利用FeFET阵列的存内计算特性，通过数字电路控制快速筛选出可能的坏点，减少物理测试次数，提高阵列测试效率。
附图说明
[0019]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
[0020]图1是根据一示例性实施例示出的一种基于数字电路控制的FeFET阵列数据校验方法的校验流程示意图；图2是根据一示例性实施例示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于数字电路控制的FeFET阵列数据校验方法，其特征在于，所述方法包括如下步骤：（1）构建由m行n列个FeFET组成的存储阵列；（2）根据权重数据存储缓存中的数据设计出校验码编码规则，所述校验码编码规则包括二值校验码编码规则和多值校验码编码规则；（3）在接收到校验命令后，先读取权重数据存储缓存中的数据，再根据权重数据存储缓存中的数据通过二值或多值校验码编码规则生成对应的校验码，将数据对应的地址及校验码写入到阵列对应点上，写入完成后读取该列的总电流值；若总电流值为m*i，其中m为存储阵列的行数，电流i为70nA，则表示校验正确，输出校验正确信号拉高并发送下一列校验码，当全部校验完成且校验正确后退出校验；若总电流值非m*i，则输出校验错误信号拉高，表示对应列校验错误，重新写入列数据重复当前步骤进行校验，若全部校验完成且校验正确则退出校验，若仍校验错误则进行坏点校对。2.根据权利要求1所述的基于数字电路控制的FeFET阵列数据校验方法，其特征在于，所述二值校验码编码规则是针对FeFET单个器件存储值为二值存储的，根据FeFET单个器件存储值为0和1，进行二值权重的校验码编码。3.根据权利要求1所述的基于数字电路控制的FeFET阵列数据校验方法，其特征在于，所述多值校验码编码规则是针对FeFET单个器件存储值为多值存储的，FeFET单个器件存储值为0～N ,校验码编码采用两种编码规则，若存储值为0则取反为1，若存储值为非0值则校验码归为0，以获得多值权重的校验码。4.根据权利要求1所述的基于数字电路控制的FeFET阵列数据校验方法，其特征在于，所述FeFET阵列的存储具有非遗失特性，在进行计算之前需对其存储数据进行校验；所述FeFET阵列具有存内计算特性，在读出数据的情况下通过算法设计，在存内进行存储数据校验。5.根据权利要求1所述的基于数字电路控制的FeFET阵列数据校验方法，其特征在于，所述FeFET阵列中读取的电流值通过映...

【专利技术属性】
技术研发人员：闫力，任嵩楠，顾佳妮，胡塘，李相迪，郝春玲，刘志威，
申请(专利权)人：之江实验室，
类型：发明
国别省市：