一种基于砷化镓IPD工艺的紧凑型威尔金森功分器制造技术

本发明专利技术属于射频器件技术领域，尤其是涉及一种基于砷化镓IPD工艺的紧凑型威尔金森功分器，包括：输入端口Port1、输出端口Port2和输出端口Port3，所述输入端口Port1与输出端口Port2之间连接有第一射频信号组件，所述输入端口Port1与输出端口Port2之间连接有第二射频信号组件，所述第一射频信号组件与第二射频信号组件结构相同，且二者之间并联连接。本发明专利技术采用小型化和低功耗的集总元件,基于砷化镓衬底的IPD紧凑型威尔金森功分器，将一路射频信号按照一定的等分成两路射频信号，该功分器实现了工作频段为6.0GHz

【技术实现步骤摘要】
一种基于砷化镓IPD工艺的紧凑型威尔金森功分器


[0001]本专利技术涉及射频器件
，尤其涉及一种基于砷化镓IPD工艺的紧凑型威尔金森功分器。

技术介绍

[0002]威尔金森功率分配器是一种可以将输入信号分成是一种将一路输入信号能量分成两路或多路输出相等或不相等能量的无源器件，其主要技术参数有功率损耗包括中心频率、插入损耗、反射损耗、功率分配端口间的隔离度、和频带宽度等。功分器广泛应用于射频/微波前端通信系统，如混频器，乘法器，功率放大器和天线阵列之中。
[0003]为了满足人们对通信系统越来越高的要求，宽带小型化功分器是目前的一个研究的热点，为了用于射频器件小型化和国产化替代，我们提出一种基于砷化镓IPD工艺的紧凑型威尔金森功分器来解决上述问题。

技术实现思路

[0004]本专利技术的目的是为了解决现有技术中存在的缺点，而提出的一种基于砷化镓IPD工艺的紧凑型威尔金森功分器。
[0005]为了实现上述目的，本专利技术采用了如下技术方案：
[0006]一种基于砷化镓IPD工艺的紧凑型威尔金森功分器，包括：输入端口Port1、输出端口Port2和输出端口Port3，所述输入端口Port1与输出端口Port2之间连接有第一射频信号组件，所述输入端口Port1与输出端口Port2之间连接有第二射频信号组件，所述第一射频信号组件与第二射频信号组件结构相同，且二者之间并联连接；
[0007]所述第一射频信号组件和第二射频信号组件均包括与输入端口Port1连接的第一传输线单元，所述第一传输线单元由一号电感L1、一号电容C1、二号电感L2和二号电容C2组成π形电路，所述一号电感L1的一端与一号电容C1相连，且一号电感L1的另一端接地，所述二号电感L2和二号电容C2并联的一端与一号电容C1相连，且二号电感L2和二号电容C2并联的另一端接地，所述一号电容的一端还连接有三号电感L3，且三号电感L3的另一端通过第二传输线单元分别与输出端口Port2和输出端口Port3相连；
[0008]两组所述第一传输线单元和第二传输线单元之间设置有相互连接的隔离电阻单元。
[0009]在上述的基于砷化镓IPD工艺的紧凑型威尔金森功分器中，所述功分器以砷化镓为衬底，且工作频段为6.0GHz
‑
15.0GHz。
[0010]在上述的基于砷化镓IPD工艺的紧凑型威尔金森功分器中，所述第二传输线单元由三号电容C3、四号电感L4和四号电容C4组成，所述三号电容C3与三号电感L3的一端相连，所述四号电感L4和四号电容C4并联，所述四号电感L4和四号电容C4并联的一端与三号电容C3相连，且四号电感L4和四号电容C4并联的另一端接地，两个所述三号电容C3的一端分别与输出端口Port2和输出端口Port3相连。
[0011]在上述的基于砷化镓IPD工艺的紧凑型威尔金森功分器中，两组所述第一传输线单元内的一号电容C1和三号电感L3之间设有第一节点a，所述三号电感L3与三号电容C3之间设有第二节点b，两组所述第二传输线单元内的三号电感L3与输出端口Port2和输出端口Port3之间设有第三节点c。
[0012]在上述的基于砷化镓IPD工艺的紧凑型威尔金森功分器中，所述隔离电阻单元包括连接在两个第一节点a之间的五号电感L5，两个所述第二节点b之间连接有一号隔离电阻R1，两个所述第三节点c之间分别连接有二号隔离电阻R2、六号电感L6和三号隔离电阻R3。
[0013]在上述的基于砷化镓IPD工艺的紧凑型威尔金森功分器中，所述功分器插入损耗小于2dB，输入输出回波损耗大于10dB，隔离度大于15dB。
[0014]与现有技术相比，本基于砷化镓IPD工艺的紧凑型威尔金森功分器的优点在于：
[0015]本专利技术采用小型化和低功耗的集总元件,基于砷化镓衬底的IPD紧凑型威尔金森功分器，将一路射频信号按照一定的等分成两路射频信号，该功分器实现了工作频段为6.0GHz
‑
15.0GHz，插入损耗(IL)小于2dB，输入输出回波损耗(RL)大于10dB，两端口隔离度大于15dB的性能。
附图说明
[0016]图1为本专利技术提出的一种基于砷化镓IPD工艺的紧凑型威尔金森功分器的设计原理结构图；
[0017]图2为本专利技术提出的一种基于砷化镓IPD工艺的紧凑型威尔金森功分器的工作原理结构图；
[0018]图3为本专利技术提出的一种基于砷化镓IPD工艺的紧凑型威尔金森功分器的版图。
具体实施方式
[0019]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。
[0020]参照图1
‑
3，一种基于砷化镓IPD工艺的紧凑型威尔金森功分器，包括：输入端口Port1、输出端口Port2和输出端口Port3，输入端口Port1与输出端口Port2之间连接有第一射频信号组件，输入端口Port1与输出端口Port2之间连接有第二射频信号组件，第一射频信号组件与第二射频信号组件结构相同，且二者之间并联连接；
[0021]其中，第一射频信号组件和第二射频信号组件均包括与输入端口Port1连接的第一传输线单元，第一传输线单元由一号电感L1、一号电容C1、二号电感L2和二号电容C2组成π形电路，一号电感L1的一端与一号电容C1相连，且一号电感L1的另一端接地，二号电感L2和二号电容C2并联的一端与一号电容C1相连，且二号电感L2和二号电容C2并联的另一端接地，一号电容的一端还连接有三号电感L3，且三号电感L3的另一端通过第二传输线单元分别与输出端口Port2和输出端口Port3相连，具体的，第二传输线单元由三号电容C3、四号电感L4和四号电容C4组成，三号电容C3与三号电感L3的一端相连，四号电感L4和四号电容C4并联，四号电感L4和四号电容C4并联的一端与三号电容C3相连，且四号电感L4和四号电容C4并联的另一端接地，两个三号电容C3的一端分别与输出端口Port2和输出端口Port3相连。
[0022]其中，两组第一传输线单元和第二传输线单元之间设置有相互连接的隔离电阻单元，进一步的，两组第一传输线单元内的一号电容C1和三号电感L3之间设有第一节点a，三号电感L3与三号电容C3之间设有第二节点b，两组第二传输线单元内的三号电感L3与输出端口Port2和输出端口Port3之间设有第三节点c，隔离电阻单元包括连接在两个第一节点a之间的五号电感L5，两个第二节点b之间连接有一号隔离电阻R1，两个第三节点c之间分别连接有二号隔离电阻R2、六号电感L6和三号隔离电阻R3。
[0023]其中，本功分器以砷化镓为衬底，且工作频段为6.0GHz
‑
15.0GHz，功分器插入损耗小于2dB，输入输出回波损耗大于10dB，隔离度大于15dB，采用小型化和低功耗的集总元件，将一路射频信号按照一定的等分成两路射频信号，用于射频器件小型化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于砷化镓IPD工艺的紧凑型威尔金森功分器，其特征在于，包括：输入端口Port1、输出端口Port2和输出端口Port3，所述输入端口Port1与输出端口Port2之间连接有第一射频信号组件，所述输入端口Port1与输出端口Port2之间连接有第二射频信号组件，所述第一射频信号组件与第二射频信号组件结构相同，且二者之间并联连接；所述第一射频信号组件和第二射频信号组件均包括与输入端口Port1连接的第一传输线单元，所述第一传输线单元由一号电感L1、一号电容C1、二号电感L2和二号电容C2组成π形电路，所述一号电感L1的一端与一号电容C1相连，且一号电感L1的另一端接地，所述二号电感L2和二号电容C2并联的一端与一号电容C1相连，且二号电感L2和二号电容C2并联的另一端接地，所述一号电容的一端还连接有三号电感L3，且三号电感L3的另一端通过第二传输线单元分别与输出端口Port2和输出端口Port3相连；两组所述第一传输线单元和第二传输线单元之间设置有相互连接的隔离电阻单元。2.根据权利要求1所述的一种基于砷化镓IPD工艺的紧凑型威尔金森功分器，其特征在于，所述功分器以砷化镓为衬底，且工作频段为6.0GHz
‑
15.0GHz。3.根据权利要求1所述的一种基于砷化镓IPD工...

【专利技术属性】
技术研发人员：欧敏，陈扬，曾现祥，
申请(专利权)人：安徽泰祺创景科技有限公司，
类型：发明
国别省市：