一种可实现双模块存储阵列的存储系统及方法技术方案

本发明专利技术公开了一种可实现双模块存储阵列的存储系统及方法，涉及数据存储处理技术领域。该存储系统包括采集端和存储端；采集端包括核心FPGA和传输接口；存储端包括若干个存储模块，存储模块包括主控FPGA、DDR4和SSD；核心FPGA接收输入数据，对接收的数据进行数据分发控制，通过传输接口传输至存储模块；存储模块接收采集端发送的数据，根据工作模式进行数据存储；主控FPGA从传输接口输出端接收到采集端传输过来的数据，并控制数据缓存进入DDR4，当SSD中可以接收数据时，主控FPGA控制从DDR4的数据缓存输出数据至SSD。本发明专利技术可实现数据存储全路径上的高速率数据处理。储全路径上的高速率数据处理。储全路径上的高速率数据处理。

【技术实现步骤摘要】
一种可实现双模块存储阵列的存储系统及方法


[0001]本专利技术涉及数据存储处理
，尤其涉及一种可实现双模块存储阵列的存储系统及方法。

技术介绍

[0002]本部分的陈述仅仅是提供了与本专利技术相关的
技术介绍
信息，不必然构成在先技术。
[0003]高速大容量数据存储是数据存储领域的一项关键技术。随着电子信息技术的不断发展，高速率数据的可靠存储成为亟待解决的问题，具有高带宽、大容量的存储装置成为科学研究、军事信息、电子对抗的关键设备。为了实现高速数据存储，要求数据存储装置在整个数据处理路径上具有足够的数据处理带宽；同时，随着数据存储时间的不断增长，数据量越来越大，要求存储装置具有足够的数据存储空间；并且，为了满足不同模式的存储需要，要求具有灵活的存储阵列组合控制方法，以实现存储装置内的不同存储阵列组合。
[0004]现有大容量存储系统总体框图如图1，系统中配置有VPX连接器、主控FPGA、多组DDR、Pcie交换芯片以及搭载在Pcie交换芯片上的SSD。整个系统以主控FPGA为控制核心，其外部配置了VPX连接器、DDR和Pcie交换芯片，同时在Pcie交换芯片上挂载了多组SSD。系统利用VPX连接器上的高速总线完成待处理数据的输入；主控FPGA将接收到的数据缓存进入DDR；然后主控FPGA控制DDR缓存输出数据到Pcie交换芯片，并通过Pcie交换芯片将数据传输到SSD中存储下来。
[0005]专利技术人发现，现有大容量存储系统在一片主控FPGA周边配置了DDR、Pcie交换芯片以及SSD，组成了一个存储模块。当面对大数据量存储的需求，数据存储扩展能力有限；同时，面对多模式数据存储场景时，无法灵活地进行数据分发控制以满足双模块存储阵列的需求。

技术实现思路

[0006]针对现有技术存在的不足，本专利技术的目的是提供一种可实现双模块存储阵列的存储系统及方法，待处理的数据依次通过Aurora高速传输口、DDR4缓存以及基于Pcie3.0的SSD设备，以此来实现全路径的高速率数据处理；本专利技术在系统中配置了N(N≥4)个存储模块，在单模块存储模式下工作时，总数据存储量为N个存储模块之和，可以实现最大容量的数据存储；本专利技术中配置有N个存储模块，任意两个组合可应用于双模块存储模式，通过采集端FPGA可灵活控制数据分发，从而满足双模块存储阵列的需求。
[0007]为了实现上述目的，本专利技术是通过如下的技术方案来实现：
[0008]本专利技术第一方面提供了一种可实现双模块存储阵列的存储系统，包括采集端和存储端；采集端包括核心FPGA和传输接口；存储端包括若干个存储模块，存储模块包括主控FPGA、DDR4和SSD；核心FPGA接收输入的采集数据，对输入数据进行数据分发控制，通过传输接口传输至存储模块；存储模块接收采集端发送的数据，根据工作模式进行数据存储；主控
FPGA从传输接口输出端接收到采集端传输过来的数据，并控制数据缓存进入DDR4，当SSD中可以接收数据时，主控FPGA控制从DDR4的数据缓存输出数据至SSD。
[0009]进一步的，根据系统工作模式对接收的数据进行数据分发控制，系统工作模式包括单存储模块模式和双存储模块模式。
[0010]更进一步的，当系统工作在单存储模块模式下时，核心FPGA控制数据依次向存储模块传输，当当前存储模块达到SSD总存储空间阈值时，核心FPGA控制数据从当前存储模块切换向下一存储模块存储。
[0011]更进一步的，当系统工作在双存储模块模式下时，利用核心FPGA将数据同时输出给在线工作的双存储模块组合，所述的在线工作的双存储模块组合，首先从全部存储模块中选取两个存储模块，然后用选定的两个存储模块组成在线工作的双存储模块组合。
[0012]更进一步的，对于双存储模块工作方式，当在线工作的双存储模块组合对应的两个传输接口接收数据信号同时为1时，便向存储端传输数据，当需要停止数据存储过程时，首先停止采集端数据传输，经过时间延时后，停止存储端的数据接收。
[0013]本专利技术第二方面提供了一种可实现双模块存储阵列的存储方法，包括以下步骤：
[0014]采集端核心FPGA采集待存储数据并进行数据分发控制；
[0015]将输入的数据通过传输接口按照数据工作模式进行数据分发至存储端；
[0016]存储端将分发后的数据通过主控FPGA控制缓存至SSD前端的DDR4；
[0017]当可以接收数据时，主控FPGA控制缓存数据输出至SSD进行存储。
[0018]进一步的，根据系统工作模式对接收的数据进行数据分发控制，系统工作模式包括单存储模块模式和双存储模块模式。
[0019]更进一步的，当系统工作在单存储模块模式下时，核心FPGA控制数据依次向存储模块传输，当当前存储模块达到SSD总存储空间阈值时，核心FPGA控制数据从当前存储模块切换向下一存储模块存储。
[0020]更进一步的，当系统工作在双存储模块模式下时，利用核心FPGA将数据同时输出给在线工作的双存储模块组合，所述的在线工作的双存储模块组合，首先从全部存储模块中选取两个存储模块，然后用选定的两个存储模块组成在线工作的双存储模块组合。
[0021]更进一步的，对于双存储模块工作方式，当在线工作的双存储模块组合对应的两个传输接口接收数据信号同时为1时，便向存储端传输数据，当需要停止数据存储过程时，首先停止采集端数据传输，经过时间延时后，停止存储端的数据接收。
[0022]以上一个或多个技术方案存在以下有益效果：
[0023]本专利技术设计了一种可实现双模块存储阵列的存储系统及方法，面对高速率数据存储的需要，数据处理路径上依次通过Aurora高速传输口、DDR4以及基于Pcie3.0的SSD，可实现数据存储全路径上的高速率数据处理。
[0024]本专利技术面对大容量数据存储的需要，存储装置内在单个存储模块中集成了M(M≥4)组SSD，在此基础上又在系统中扩展使用了N(N≥4)个存储模块，当在单存储模块模式下工作时，可以达到最大容量的数据存储。
[0025]本专利技术面对多模式数据存储的需要，基于系统中配置的N个并行存储模块，当在双存储模块模式下工作时，系统可以灵活地组成多种存储阵列。
[0026]本专利技术附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得
明显，或通过本专利技术的实践了解到。
附图说明
[0027]构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。
[0028]图1为现有大容量存储系统总体框图；
[0029]图2为本专利技术实施例一可实现双模块存储阵列的存储系统的原理框图；
[0030]图3(a)为本专利技术实施例一在单存储模块模式下时数据分发控制原理图；
[0031]图3(b)为本专利技术实施例一在双存储模块模式下时数据分发控制原理图。
具体实施方式
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可实现双模块存储阵列的存储系统，其特征在于，包括采集端和存储端；采集端包括核心FPGA和传输接口；存储端包括若干个存储模块，存储模块包括主控FPGA、DDR4和SSD；核心FPGA接收输入数据，对接收的数据进行数据分发控制，通过传输接口传输至存储模块；存储模块接收采集端发送的数据，根据工作模式进行数据存储；主控FPGA从传输接口输出端接收到采集端传输过来的数据，并控制数据缓存进入DDR4，当SSD中可以接收数据时，主控FPGA控制从DDR4的数据缓存输出数据至SSD。2.如权利要求1所述的可实现双模块存储阵列的存储系统，其特征在于，根据系统工作模式对接收的数据进行数据分发控制，系统工作模式包括单存储模块模式和双存储模块模式。3.如权利要求2所述的可实现双模块存储阵列的存储系统，其特征在于，当系统工作在单存储模块模式下时，核心FPGA控制数据依次向存储模块传输，当当前存储模块达到SSD总存储空间阈值时，核心FPGA控制数据从当前存储模块切换向下一存储模块存储。4.如权利要求2所述的可实现双模块存储阵列的存储系统，其特征在于，当系统工作在双存储模块模式下时，利用核心FPGA将数据同时输出给在线工作的双存储模块组合，所述的在线工作的双存储模块组合，首先从全部存储模块中选取两个存储模块，然后用选定的两个存储模块组成在线工作的双存储模块组合。5.如权利要求4所述的可实现双模块存储阵列的存储系统，其特征在于，对于双存储模块工作方式，当在线工作的双存储模块组合对应的两个传输接口接收数据信号同时为1时，便向存储端传输数据，当需要停止数...

【专利技术属性】
技术研发人员：赵金龙，顾军，李晓慧，徐健，蒋国庆，成华强，王志恒，杜磊磊，关伟强，
申请(专利权)人：中电科思仪科技股份有限公司，
类型：发明
国别省市：