一种低漏电晶体管结构及其制作方法技术

本发明专利技术提供一种低漏电晶体管结构及其制作方法，包括衬底和设置于衬底上的外延层，所述外延层内设置有基区，所述基区内部设置有发射区，发射区周围且位于基区上部区域，以及外延层靠近基区的顶部区域设置有浓基区；所述浓基区和基区共同构成的边界为阶梯状结构。本申请通过设置浓基区，能够降低基区的表面反型，避免了表面漏电通道的形成，同时，浓基区能够增大主结区的整体斜率半径，抑制了主结边缘的电场集中，从而进一步减小了主结边缘处的漏电产生，最后，本申请能够在基本不改变芯片面积的情况下，可显著降低晶体管的反向漏电流，提升芯片性能。升芯片性能。升芯片性能。

【技术实现步骤摘要】
一种低漏电晶体管结构及其制作方法


[0001]本专利技术属于芯片制作工艺
，具体涉及一种低漏电晶体管结构及其制作方法。

技术介绍

[0002]晶体管是半导体分立器件家族中最为重要的成员之一，同时也是双极型模拟和数字集成电路的核心器件。本文中晶体管特指双极型晶体管，包括NPN晶体管和PNP晶体管，双极型晶体管具有开关和放大作用，广泛应用于各种模拟和数字电路中。
[0003]晶体管的反向漏电流代表晶体管内的失控现象，反向漏电流是表征晶体管性能的一个重要参数，现有技术中的晶体管存在缺陷，如图1所示，其无谓的消耗掉一部分电源能量，甚至影响晶体管工作的稳定性。

技术实现思路

[0004]针对现有技术中存在的问题，本专利技术提供一种低漏电晶体管结构及其制作方法，在基本不改变芯片面积的情况下，可显著降低晶体管的反向漏电流，提升芯片性能。
[0005]本专利技术是通过以下技术方案来实现：
[0006]一种低漏电晶体管结构，包括衬底和设置于衬底上的外延层，所述外延层内设置有基区，所述基区内部设置有发射区，发射区周围且本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低漏电晶体管结构，其特征在于，包括衬底(1)和设置于衬底(1)上的外延层(2)，所述外延层(2)内设置有基区(3)，所述基区(3)内部设置有发射区(4)，发射区(4)周围且位于基区(3)上部区域，以及外延层(2)靠近基区(3)的顶部区域设置有浓基区(5)；所述浓基区(5)和基区(3)共同构成的边界为阶梯状结构。2.根据权利要求1所述一种低漏电晶体管结构，其特征在于，所述发射区(4)与浓基区(5)间隔设置。3.根据权利要求2所述一种低漏电晶体管结构，其特征在于，所述发射区(4)与浓基区(5)间隔距离为4
‑
8μm。4.根据权利要求1所述一种低漏电晶体管结构，其特征在于，所述外延层(2)靠近基区(3)的顶部区域向远离基区(3)20
‑
40μm范围内设置有浓基区(5)。5.根据权利要求1所述一种低漏电晶体管结构，其特征在于，所述基区(3)的底部和发射区(4)的底部间隔设置。6.根据权利要求1所述一种低漏电晶体管结构，其特征在于，所述基区(3)的结深度为4
‑
6μm。7.根据...

【专利技术属性】
技术研发人员：李照，侯斌，赵帆，杨晓文，程鹏刚，胡长青，姚军，刘威，黄山圃，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：