用于数据计算的MAC阵列制造技术

本公开提出一种用于数据计算的MAC阵列，包括：多个阵列单元，每个阵列单元包括：多个子MAC模块、第一移位器和第一加法器；其中，第一个子MAC模块的第一端与第一加法器的第一端连接，第二个子MAC模块的第一端与第一移位器的第一端连接，第一移位器的第二端与第一加法器的第二端连接，第一加法器的输出端作为阵列单元的输出端；第一移位器用于实现第二个子MAC模块输出数据的移位；第一加法器用于实现第一个子MAC模块输出数据和第一移位器输出数据相加。由此，通过对数据的拆分、移位累加，实现MAC阵列支持混合精度数据格式，从而不仅可以根据目标数据格式对MAC阵列进行配置，还降低了MAC阵列的功耗。阵列的功耗。阵列的功耗。

【技术实现步骤摘要】
用于数据计算的MAC阵列


[0001]本公开涉及卷积神经网络
，尤其涉及一种用于数据计算的MAC阵列。

技术介绍

[0002]目前，在应用卷积神经网络算法时存在极大的计算处理需求，随着算法演进，MAC(Multiply Accumulate，乘累加)阵列作为卷积神经网络加速器的核心，MAC阵列支持低精度数据、混合精度数据可以大大降低卷积神经网络加速器的带宽和处理能力需求。
[0003]相关技术中，MAC阵列仅支持长度为8或者16的高精度数据，不能满足卷积神经网络算法计算处理数据时的需求。

技术实现思路

[0004]本公开旨在至少在一定程度上解决相关技术中的技术问题之一。
[0005]为达上述目的，本公开第一方面实施例提出了一种用于数据计算的MAC阵列，该用于数据计算的MAC阵列包括：多个阵列单元，每个所述阵列单元包括：多个子MAC模块、第一移位器和第一加法器；其中，所述第一个子MAC模块的第一端与所述第一加法器的第一端连接，所述第二个子MAC模块的第一端与所述第一移位器的第一端连接，所述第一移位器的第二端与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于数据计算的MAC阵列，其特征在于，包括：多个阵列单元，每个所述阵列单元包括：多个子MAC模块、第一移位器和第一加法器；其中，所述第一个子MAC模块的第一端与所述第一加法器的第一端连接，所述第二个子MAC模块的第一端与所述第一移位器的第一端连接，所述第一移位器的第二端与所述第一加法器的第二端连接，所述第一加法器的输出端作为所述阵列单元的输出端；所述第一移位器用于实现所述第二个子MAC模块输出数据的移位；所述第一加法器用于实现所述第一个子MAC模块输出数据和所述第一移位器输出数据相加。2.根据权利要求1所述的MAC阵列，其特征在于，所述MAC阵列，还包括：第二移位器和第二加法器；其中，以两个所述阵列单元为一组，所述第一个阵列单元的输出端与所述第二加法器的第一端连接，所述第二个阵列单元的输出端与所述第二移位器的第一端连接，所述第二移位器的第二端与所述第二加法器的第二端连接，所述第二加法器的输出端作为所述MAC阵列的输出端；所述第二移位器用于实现所述第二个阵列单元输出数据的移位；所述第二加法器用于实现所述第一个阵列单元输出数据和所述第二移位器输出数据相加。3.根据权利要求1或2所述的MAC阵列，其特征在于，所述MAC阵列，还包括：数据求和模块；其中，各所述子MAC模块的第二端与所述数据求和模块的第一端连接。4.根据权利要求3所述的MAC阵列，其特征在于，所述数据求和模块包括：求和单元和移位单元；其中，所述求和单元的第一端与所述移位单元的第一端连接，所述移位单元的第二端作为所述数据求和模块的第一端；所述求和单元用于计算特征数据的和；所述移位单元用于得到所述特征数据的偏移量。5.根据权利要求1或2所述的MAC阵列，其特征在于，所述MAC阵列，还包括：后处理模块；其中，所述后处理模块的第一端与各所述子MAC模块的第三端连接，所述后处理模块用于实现特征数据从有符号数至无符号数的转换。6.根据权利要求1所述的MAC阵列，其特征在于，各所述子MAC模块包括：多个阵列模块，每个所述阵列模块包括：第一子MAC单元和第二子MAC单元、第三移位器和第三加法器；所述第一子MAC...

【专利技术属性】
技术研发人员：孙猛，梁喆，胡文静，靳馥华，
申请(专利权)人：爱芯元智半导体上海有限公司，
类型：发明
国别省市：