高速缓冲存储系统、数据处理方法和电子设备技术方案

本发明专利技术涉及高速存储技术领域，公开了一种高速缓冲存储系统、数据处理方法和电子设备。该系统连接业务模块与主存，包括存储体(即cache)和逻辑判断模块；其中，存储体用于存储数据，其存储空间被平均分为六路；逻辑判断模块用于通过接收待读取数据的坐标，判定待读取数据是否缓存在存储体中，且在判断结果为否时，将该待读取数据的坐标及其周围坐标对应的固定大小的数据块，从主存取出并存储到存储体中，并将未存储在存储体中的待读取数据返回至业务模块。存储体的存储空间被平均分为六路，能够降低发生cache颠簸的概率。在存储体未命中时，存储体将存储主存中包括待读取数据在内的一定区域的数据，能够增加后续的命中率。能够增加后续的命中率。能够增加后续的命中率。

【技术实现步骤摘要】
高速缓冲存储系统、数据处理方法和电子设备


[0001]本专利技术涉及高速存储
，尤其是涉及一种高速缓冲存储系统、数据处理方法和电子设备。

技术介绍

[0002]NPU指的是嵌入式神经网络处理器(Neural
‑
network Processing Unit)，其采用“数据驱动并行计算”的架构，特别擅长处理视频、图像类的海量多媒体数据。NPU以其小型化、低功耗以及低成本等显著优势，在人工智能技术的落地应用研究中起着重要作用。
[0003]NPU中的计算机视觉(Computer Vision,简称“CV”)处理单元完成一次bilinear插值(双线性插值)操作需要取4个点的数据，直接从双倍速率同步动态随机寄存器(Double Data Rate Synchronous Dynamic Random
‑
access Memory，简称“DDR SDRAM”，又称“主存”)取点会导致效率低下，为提升效率一般使用cache(存储体)来提升取点的效率。
[0004]然而，cache仅仅能够缓存当前需要的少量的点，容易造成cache颠簸，且cache命中率低下。

技术实现思路

[0005]本专利技术实施方式的目的在于提供一种高速缓冲存储系统、数据处理方法和电子设备，用以降低发生cache颠簸的几率，提升提取数据时的cache命中率。
[0006]为了实现上述目的，本专利技术的实施方式提供了一种高速缓冲存储系统，所述高速缓冲存储系统连接前级业务模块和主存，包括：由静态寄存器SRAM组成的存储体和逻辑判断模块；其中，所述存储体用于存储数据，所述存储体的存储空间被平均分为六路；所述逻辑判断模块用于通过接收待读取数据的坐标，判断所述待读取数据是否缓存在所述存储体中；所述逻辑判断模块还用于在所述判断的结果为否时，将所述待读取数据的坐标以及周围坐标所对应的预设大小的数据块，从所述主存中取出并存储到所述存储体中，并将未存储在所述存储体中的所述待读取数据返回至业务模块。
[0007]为了实现上述目的，本专利技术的实施方式还提供了一种数据处理方法，应用于高速缓冲存储系统中的逻辑判断模块，所述高速缓冲存储系统连接前级业务模块和主存，所述高速缓冲存储系统还包括与所述逻辑判断模块连接的由静态寄存器SRAM组成的存储体，所述存储体用于存储数据，所述存储体的存储空间被平均分为六路；所述方法包括：通过接收待读取数据的坐标，判断所述待读取数据是否缓存在所述存储体中；在所述判断的结果为否时，将所述待读取数据的坐标以及周围坐标所对应的预设大小的数据块，从所述主存中取出并存储到所述存储体中，并将未存储在所述存储体中的所述待读取数据返回至业务模块。
[0008]为了实现上述目的，本专利技术的实施方式还提供了一种电子设备，包括：如前述的高速缓冲存储系统。
[0009]在本专利技术的实施方式中，所述高速缓冲存储系统连接前级业务模块和主存，包括：
由静态寄存器SRAM组成的存储体和逻辑判断模块；其中，所述存储体用于存储数据，所述存储体的存储空间被平均分为六路，能够有效地降低发生cache(即存储体)颠簸的情况。所述逻辑判断模块用于通过接收待读取数据的坐标，判断所述待读取数据是否缓存在所述存储体中；所述逻辑判断模块还用于在所述判断的结果为否时，将所述待读取数据的坐标以及周围坐标所对应的预设大小的数据块，从所述主存中取出并存储到所述存储体中，并将未存储在所述存储体中的所述待读取数据返回至业务模块。在cache中未存储待读取数据的情况下(即未命中的情况下)，cache能够一次性存储该待读取数据的坐标及其周围坐标对应的固定大小的数据块，而该数据块内的数据在后续的步骤中作为待读取数据的概率较大。因此基于本申请提供的高速缓冲存储系统能够增加在后续获取数据的过程中cache的命中率，即在cache中提取到待读取数据的几率。
[0010]另外，所述高速缓冲存储系统还包括：更新信息寄存器；其中，所述更新信息寄存器与所述逻辑判断模块和所述写地址计算模块分别相连，且所述更新信息寄存器为先入先出的寄存器；所述更新信息寄存器用于接收并存储所述逻辑判断模块传输的所述数据块所包括的数据的信息，并将所述数据的信息传输至所述写地址计算模块。在待读取数据未命中cache的情况下，更新信息寄存器能够存储未存储在存储体中的数据的相关信息。此外，更新信息寄存器是先入先出的寄存器，基于此，能够存储记录获取数据块所包括的数据的正确顺序，进而在将数据块的信息传输至写地址计算模块后能够保证数据块以正确的顺序写入存储体中。
[0011]另外，所述高速缓冲存储系统还包括：顺序信息寄存器；其中，所述顺序信息寄存器连接所述存储体，且所述顺序信息寄存器为先入先出的寄存器；所述顺序信息寄存器用于接收并存储所述存储体传输的所述数据的信息。本实施例中，在待读取数据未命中cache的情况下，顺序信息寄存器能够存储数据块内的数据的相关信息。此外，顺序信息寄存器是先入先出的寄存器，基于此，能够存储记录数据块数据的正确顺序，进而能够保证存储体能够以正确的顺序将数据传输出去。
[0012]另外，所述高速缓冲存储系统还包括标签信息寄存器，所述标签信息寄存器用于存储所述存储体中存储的数据所对应的标签信息；所述判断所述待读取数据是否缓存在所述存储体中，包括：在所述待读取数据的标签信息与所述标签信息寄存器中所存储的标签信息匹配的情况下，判断得出所述存储体中存储有所述待读取数据；否则，判断得出所述存储体中未存储有所述待读取数据。在本例中，判断模块能够基于数据的标签信息便捷快速地判断出cache中是否存储有待读取数据。
附图说明
[0013]一个或多个实施方式通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施方式的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0014]图1是根据本专利技术一实施方式中的高速缓冲存储系统的结构示意图；
[0015]图2是根据本专利技术一实施方式中的存储体的结构示意图；
[0016]图3是根据本专利技术一实施方式中的数据处理方法的流程示意图。
具体实施方式
[0017]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
[0018]在本专利技术的描述中，需要理解的是，本文中使用的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0019]此外，在本申请中，除非另有明确的规定和限定本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速缓冲存储系统，其特征在于，所述高速缓冲存储系统连接前级业务模块和主存，包括：由静态寄存器SRAM组成的存储体和逻辑判断模块；其中，所述存储体用于存储数据，所述存储体的存储空间被平均分为六路；所述逻辑判断模块用于通过接收待读取数据的坐标，判断所述待读取数据是否缓存在所述存储体中；所述逻辑判断模块还用于在所述判断的结果为否时，将所述待读取数据的坐标以及周围坐标所对应的预设大小的数据块，从所述主存中取出并存储到所述存储体中，并将未存储在所述存储体中的所述待读取数据返回至业务模块。2.根据权利要求1所述的高速缓冲存储系统，其特征在于，还包括：写地址计算模块；所述写地址计算模块与所述存储体连接，用于计算所述数据块所包括的数据被更新至所述存储体中的何地址。3.根据权利要求2所述的高速缓冲存储系统，其特征在于，还包括：更新信息寄存器；其中，所述更新信息寄存器与所述逻辑判断模块和所述写地址计算模块分别相连，且所述更新信息寄存器为先入先出的寄存器；所述更新信息寄存器用于接收并存储所述逻辑判断模块传输的所述数据块所包括的数据的信息，并将所述数据的信息传输至所述写地址计算模块。4.根据权利要求3所述的高速缓冲存储系统，其特征在于，还包括：顺序信息寄存器；其中，所述顺序信息寄存器连接所述存储体，且所述顺序信息寄存器为先入先出的寄存器；所述顺序信息寄存器用于接收并存储所述存储体传输的所述数据的信息。5.根据权利要求4所述的高速缓冲存储系统，其特征在于，还包括：读地址计算模块；其中，所述更新信息寄存器与所述存储体和所述顺序信息寄存器分别相连，用于计算所述数据被存储在所述存储体中的何地址。6.根据权利要求1至5中任一项所述的高速缓冲存储系统，其特征在于，还包括：优先级信息寄存器；所述优先级寄存器用于存储所述存储体...

【专利技术属性】
技术研发人员：王泽峰，严寒，梁喆，马振强，
申请(专利权)人：爱芯元智半导体上海有限公司，
类型：发明
国别省市：