本申请提供一种总线延时检测的验证装置与方法。所述验证装置包括待验证模块、检测模块、验证模型模块、通信模块、控制模块和位宽配置模块。控制模块控制通信模块向带验证模块和验证模型模块发送测试信号，以生成待验证值与期望值。检测模块通过比较验证值与期望值，判断的待验证模块性能。位宽配置模块可生成用于配置适应于不同验证场景的位宽配置文件，以将位宽参数化，进而使得所述验证装置对不同验证环境的适应力更强。且所述验证装置架构简洁，易于配置，有利于降低用于搭建验证环境的时间成本。成本。成本。
【技术实现步骤摘要】
一种总线延时检测的验证装置与方法
[0001]本申请涉及芯片验证
，尤其涉及一种总线延时检测的验证装置与方法。
技术介绍
[0002]芯片的总线延时参数直接影响芯片的信息传输速度，因此需要对总线延时信息进行检测，以及时获取芯片的性能。
[0003]在验证芯片的总线延时检测时，可以基于UVM(Universal Verification Methodology，通用验证方法学)搭建验证环境。通过计算待验证芯片的总线延时，与验证模型生成的期望总线延时，可以判断待验证芯片的总线延时性能是否正常。
[0004]但在实际应用中，待验证芯片会多次进行迭代，待验证芯片的位宽参数也会随之变化。因此在验证时，对于验证环境的适应能力要求较高，导致验证环境的结构复杂，增加用于搭建验证环境的时间成本。
技术实现思路
[0005]本申请提供一种总线延时检测的验证装置与方法，以解决因芯片总线延时验证过程中，对验证环境的适应能力要求较高，导致验证环境的结构复杂，用于搭建验证环境的时间成本消耗较高的问题。
[0006]第一方面，本申请提供一种总线延时检测的验证装置，所述验证装置包括：待验证模块、检测模块、验证模型模块、通信模块和控制模块；所述通信模块包括第一VIP组件和自定义组件；
[0007]所述第一VIP组件与所述控制模块连接，所述第一VIP组件的AXI传输端口与所述待验证模块的AXI传输端口连接，以形成第一数据通道；所述第一VIP组件的AXI传输端口与所述验证模型模块的传输端口连接，以形成第二数据通道；
[0008]所述自定义组件分别与检测模块和待验证模块连接，以形成第三数据通道；
[0009]其中，所述控制模块被配置为：
[0010]控制所述第一VIP组件通过所述第一数据通道向所述待验证模块发送配置函数；
[0011]响应于用于启动验证的启动指令，控制所述第一VIP组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一VIP组件通过第二数据通道向所述验证模型模块发送测试信号；
[0012]控制所述待验证模块将符合约束条件的测试信号的特征信息存入待验证数组，以生成待验证延时检测信息；以及控制所述验证模型模块将符合约束条件的测试信号的特征信息存入验证模型数组，以计算期望延时检测信息；
[0013]控制检测模块通过所述第三数据通道从所述待验证模块中获取待验证延时检测信息，以及从所述验证模块模型中获取期望延时检测信息；
[0014]若所述待验证延时检测信息符合所述期望延时检测信息，则标记所述待验证模块为可用状态。
[0015]在一些可行的实施例中，所述验证装置还包括第二VIP组件；所述控制模块包括第一控制子模块和第二控制子模块；所述第一VIP组件与所述第一控制子模块连接，所述第一VIP组件的AXI传输端口与所述待验证模块的AXI传输端口连接，以形成第一数据通道；所述第一VIP组件的AXI传输端口与所述待验证模型模块的AXI传输端口连接，以形成第二数据通道；
[0016]所述第二VIP组件与所述第二控制子模块连接，所述第二VIP组件的APB传输端口与所述待验证模块的APB传输端口连接，以形成第四数据通道。
[0017]在一些实施例中，所述控制模块还被配置为：
[0018]控制所述第二控制子模块生成配置函数；
[0019]控制所述第二控制子模块通过所述第四数据通道向所述待验证模块发送配置函数。
[0020]在一些实施例中，所述验证装置还包括用于配置所述验证装置所在验证环境的参数位宽的位宽配置模块，所述控制模块还被配置为：
[0021]检测到所述待验证模块的位宽参数变化，通过修改所述位宽配置模块中的脚本文件配置所述验证环境的参数位宽；所述验证环境的参数位宽包括所述验证模型模块的参数位宽。
[0022]在一些实施例中，控制所述第一VIP组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一VIP组件通过第二数据通道向所述验证模型模块发送测试信号时，所述控制模块被配置为：
[0023]控制第一VIP组件配置测试信号的特征参数，以对所述测试信号进行随机化处理。
[0024]在一些实施例中，控制所述待验证模块将符合约束条件的测试信号存入待验证数组时，所述控制模块被配置为：
[0025]若所述测试信号的id符合所述约束条件，则将符合约束条件的测试信号的特征信息存入待验证数组；
[0026]以及，修改所述待验证数组的参数以表征所述待验证数组已存入特征信息。
[0027]在一些可行的实施例中，所述控制模块还被配置为：
[0028]检测到与所述测试信号对应的响应信号在所述第一数据通道上传输，则遍历所述待验证数组；
[0029]若所述响应信号的id在所述待验证数组中匹配成功，则在所述待验证数组中删除与所述id关联的特征信息。
[0030]在一些可行的实施例中，将符合约束条件的测试信号的特征信息存入待验证数组时，所述控制模块还被配置为：
[0031]检测到待验证数组中存入特征信息时，对存入特征信息的待验证数组执行第一计时操作；
[0032]若在所述第一数据通道上未检测到与所述特征信息对应的响应信号，则根据待验证模块的时钟变化，继续执行对存储未响应测试信号的特征信息的待验证数组的第一计时操作；
[0033]若所述第一数据通道上检测到与所述特征信息对应的响应信号，则停止执行对存储已响应测试信号的特征信息的待验证数组的第一计时操作。
[0034]在一些可行的实施例中，所述控制模块还被配置为：
[0035]基于所述待验证数组，检测未响应的测试信号的数量；
[0036]若所述未响应的测试信号的数量等于传输阈值，则控制所述第一VIP停止发送测试信号，以及控制检测模块通过第三数据通道接收所述待验证模块产生的中断信号。
[0037]在一些可行的实施例中，所述控制模块还被配置为：
[0038]检测到所述第一VIP组件发送测试数据时，执行第二计时操作；
[0039]若所述发送测试数据的时间等于时间阈值，则基于对所述待验证数组执行的第一计时操作计算待验证延时。
[0040]第二方面，本申请提供一种总线延时检测的验证方法，其特征在于，包括：
[0041]控制第一VIP组件通过第一数据通道向待验证模块发送配置函数；
[0042]响应于用于启动验证的启动指令，控制所述第一VIP组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一VIP组件通过第二数据通道向所述验证模型模块发送测试信号；
[0043]控制所述待验证模块将符合约束条件的测试信号存入待验证数组，以生成待验证延时检测信息；以及控制所述验证模型模块将符合约束条件的测试信号存入验证模型数组，以计算期望延时检测信息；
[0044]控制检测模块通过第三数据通道从所述待验证模块中获取待验证延时检测本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种总线延时检测的验证装置，其特征在于，包括：待验证模块、检测模块、验证模型模块、通信模块和控制模块；所述通信模块包括第一VIP组件和自定义组件；所述第一VIP组件与所述控制模块连接，所述第一VIP组件的AXI传输端口与所述待验证模块的AXI传输端口连接，以形成第一数据通道；所述第一VIP组件的AXI传输端口与所述验证模型模块的传输端口连接，以形成第二数据通道；所述自定义组件分别与检测模块和待验证模块连接，以形成第三数据通道；其中，所述控制模块被配置为：控制所述第一VIP组件通过所述第一数据通道向所述待验证模块发送配置函数；响应于用于启动验证的启动指令，控制所述第一VIP组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一VIP组件通过第二数据通道向所述验证模型模块发送测试信号；控制所述待验证模块将符合约束条件的测试信号的特征信息存入待验证数组，以生成待验证延时检测信息；以及控制所述验证模型模块将符合约束条件的测试信号的特征信息存入验证模型数组，以计算期望延时检测信息；控制检测模块通过所述第三数据通道从所述待验证模块中获取待验证延时检测信息，以及从所述验证模块模型中获取期望延时检测信息；若所述待验证延时检测信息符合所述期望延时检测信息，则标记所述待验证模块为可用状态。2.根据权利要求1所述的验证装置，其特征在于，还包括第二VIP组件；所述控制模块包括第一控制子模块和第二控制子模块；所述第一VIP组件与所述第一控制子模块连接，所述第一VIP组件的AXI传输端口与所述待验证模块的AXI传输端口连接，以形成第一数据通道；所述第一VIP组件的AXI传输端口与所述待验证模型模块的AXI传输端口连接，以形成第二数据通道；所述第二VIP组件与所述第二控制子模块连接，所述第二VIP组件的APB传输端口与所述待验证模块的APB传输端口连接，以形成第四数据通道。3.根据权利要求2所述的验证装置，其特征在于，所述控制模块还被配置为：控制所述第二控制子模块生成配置函数；控制所述第二控制子模块通过所述第四数据通道向所述待验证模块发送配置函数。4.根据权利要求1所述的验证装置，其特征在于，还包括用于配置所述验证装置所在验证环境的参数位宽的位宽配置模块，所述控制模块还被配置为：检测到所述待验证模块的位宽参数变化，通过修改所述位宽配置模块中的脚本文件配置所述验证环境的参数位宽；所述验证环境的参数位宽包括所述验证模型模块的参数位宽。5.根据权利要求1所述的验证装置，其特征在于，控制所述第一VIP组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一VIP组件通过第二数据通道向所述验证模型模块发送测试信号时，所述控制模块被配置...
【专利技术属性】
技术研发人员：王正，
申请(专利权)人：爱芯元智半导体上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。