一种用于差分压控延时单元的电压偏置电路制造技术

本发明专利技术涉及一种用于差分压控延时单元的电压偏置电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一电阻和第二电阻；第一PMOS管用于产生镜像电流并产生第一差分输出电压信号；第二PMOS管复制第一PMOS管的源极电流，并将其作为第二NMOS管的偏置电流；第一NMOS管作为驱动管为第一PMOS管提供偏置电流；第二NMOS管根据第二PMOS管提供的偏置电流产生第二差分输出电压信号。本发明专利技术的电压偏置电路，具备单端输入差分输出的特性，应用于基于差分压控延时单元的压控环形振荡器时，能够很好的改善其输入和输出电压

【技术实现步骤摘要】
一种用于差分压控延时单元的电压偏置电路


[0001]本专利技术属于模拟集成电路领域，具体涉及一种用于差分压控延时单元的电压偏置电路。

技术介绍

[0002]压控延时单元作为一种电压控制型器件，广泛应用于包括压控环形振荡器在内的压控振荡器，压控振荡器也是实现锁相环以及频率合成器的关键器件之一。差分压控延时单元相比于传统的单端压控延时单元，其输入和输出电压延时特性曲线同时具有更大的增益和更好的线性度。也就是说，基于差分压控延时单元的压控振荡器相较于基于单端压控延时单元的压控振荡器，其输入和输出电压频率特性曲线也同时具有更大的增益和更好的线性度。
[0003]同时，差分压控延时单元的应用也离不开一个具备单端输入差分输出特性的电压偏置电路。图1为现有的一种用于差分压控延时单元的电压偏置电路，该电压偏置电路的输入和输出电压波形图如图2所示，由图2可知其输出差分电压的摆幅及斜率都很小，因而很难用于宽调频电路。
[0004]图3为现有的另一种用于差分压控延时单元的电压偏置电路，该电压偏置电路的输入和输出电压波形图如图4所示，该电压偏置电路的输出电压在摆幅和斜率上相较于图1所示的电压偏置电路均有了一定的改善，但其输出电压摆幅仍然受限，且随着输出电压幅值的增大，输出电压特性曲线斜率显著降低，这将会严重影响后续的压控环形振荡器的电压频率特性。
[0005]如上所述，现有的两种电压偏置电路均存在不同程度的输出电压摆幅窄、输入和输出电压特性曲线斜率小的问题，采用这两种电压偏置电路的压控环形振荡器，其输入和输出电压频率特性区线也会不同程度的存在性度差、增益小的问题。

技术实现思路

[0006]为了解决现有技术中存在的上述问题，本专利技术提供了一种用于差分压控延时单元的电压偏置电路。本专利技术要解决的技术问题通过以下技术方案实现：
[0007]本专利技术提供了一种用于差分压控延时单元的电压偏置电路，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一电阻和第二电阻；
[0008]其中，所述第一PMOS管用于产生镜像电流并产生第一差分输出电压信号；所述第二PMOS管用于复制所述第一PMOS管的源极电流，并将其作为所述第二NMOS管的偏置电流；
[0009]所述第一NMOS管作为驱动管，用于为所述第一PMOS管提供偏置电流；所述第二NMOS管用于根据所述第二PMOS管提供的偏置电流，产生第二差分输出电压信号；
[0010]所述第一电阻连接在所述第一PMOS管的漏极与所述第一NMOS管的漏极之间，用于改善所述第一PMOS管的输入和输出的电流电压特性，以提高所述电压偏置电路输出的第一差分输出电压信号的摆幅；所述第二电阻连接在所述第二PMOS管的漏极与所述第二NMOS管
的漏极之间，用于改善所述第二NMOS管的输入和输出的电流电压特性，以提高所述电压偏置电路输出的第二差分输出电压信号的摆幅。
[0011]在本专利技术的一个实施例中，所述第一PMOS管的源极连接电源电压端，所述第一PMOS管的漏极连接所述第一电阻的第一端，所述第一PMOS管的栅极分别连接所述第二PMOS管的栅极和所述第一电阻的第二端；
[0012]所述第一PMOS管的栅极作为所述电压偏置电路第一差分输出端，输出所述第一差分输出电压信号。
[0013]在本专利技术的一个实施例中，所述第二PMOS管的源极连接电源电压端，所述第二PMOS管的漏极分别连接所述第二电阻的第一端和所述第二NMOS管的栅极。
[0014]在本专利技术的一个实施例中，所述第一NMOS管源极连接接地端，所述第一NMOS管的漏极连接所述第一电阻的第二端，所述第一NMOS管的栅极作为外部输入电压信号端，输入电压信号。
[0015]在本专利技术的一个实施例中，第二NMOS管的源极连接接地端，所述第二NMOS管的漏极连接所述第二电阻的第二端，所述第二NMOS管的栅极作为所述电压偏置电路的第二差分输出端，输出所述第二差分输出电压信号。
[0016]与现有技术相比，本专利技术的有益效果在于：
[0017]本专利技术的用于差分压控延时单元的电压偏置电路，具备单端输入差分输出的特性，用来为差分压控延时单元提供偏置电压；通过在现有的电压偏置电路中加入两个电阻，用于改善金属氧化物半导体场效应晶体管的输入和输出电压的非线性特性；能够进一步提高电压偏置电路的差分输出电压信号摆幅，并实现采用本专利技术的电压偏置电路的压控环形振荡器更大的输入和输出电压频率调节范围和更大的输入和输出电压频率增益。
[0018]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
[0019]图1为现有的一种用于差分压控延时单元的电压偏置电路；
[0020]图2为图1所示电压偏置电路的输入和输出电压波形图；
[0021]图3为现有的另一种用于差分压控延时单元的电压偏置电路；
[0022]图4为图3所示电压偏置电路的输入和输出电压波形图；
[0023]图5为本专利技术实施例提供的一种用于差分压控延时单元的电压偏置电路；
[0024]图6为图5中本专利技术实施例的电压偏置电路的输入和输出电压波形图；
[0025]图7为本专利技术的电压偏置电路应用于差分压控延时单元的电路图；
[0026]图8为基于图7所示差分压控延时单元的某一压控环形振荡器的输入和输出电压
‑
频率特性图。
具体实施方式
[0027]为了进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本专利技术提出的一种用于差分压控延时单元的电压偏置电路进
行详细说明。
[0028]有关本专利技术的前述及其他
技术实现思路
、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本专利技术为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本专利技术的技术方案加以限制。
[0029]实施例一
[0030]请参见图5，图5为本专利技术实施例提供的一种用于差分压控延时单元的电压偏置电路，如图所示，本专利技术实施例提供的用于差分压控延时单元的电压偏置电路包括，第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第一电阻R1和第二电阻R2。
[0031]在一个可选的实施方式中，第一PMOS管PM1用于产生镜像电流并产生第一差分输出电压信号。第一PMOS管PM1的源极连接电源电压端VDD，第一PMOS管PM1的漏极连接第一电阻R1的第一端，第一PMOS管PM1的栅极分别连接第二PMOS管PM2的栅极和第一电阻R1的第二端；第一PMOS管PM1的栅极作为电压偏置电路第一差分输出端V
cp
，输出第一差本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于差分压控延时单元的电压偏置电路，其特征在于，包括，第一PMOS管(PM1)、第二PMOS管(PM2)、第一NMOS管(NM1)、第二NMOS管(NM2)、第一电阻(R1)和第二电阻(R2)；其中，所述第一PMOS管(PM1)用于产生镜像电流并产生第一差分输出电压信号；所述第二PMOS管(PM2)用于复制所述第一PMOS管(PM1)的源极电流，并将其作为所述第二NMOS管(NM2)的偏置电流；所述第一NMOS管(NM1)作为驱动管，用于为所述第一PMOS管(PM1)提供偏置电流；所述第二NMOS管(NM2)用于根据所述第二PMOS管(PM2)提供的偏置电流，产生第二差分输出电压信号；所述第一电阻(R1)连接在所述第一PMOS管(PM1)的漏极与所述第一NMOS管(NM1)的漏极之间，用于改善所述第一PMOS管(PM1)的输入和输出的电流电压特性，以提高所述电压偏置电路输出的第一差分输出电压信号的摆幅；所述第二电阻(R2)连接在所述第二PMOS管(PM2)的漏极与所述第二NMOS管(NM2)的漏极之间，用于改善所述第二NMOS管(NM1)的输入和输出的电流电压特性，以提高所述电压偏置电路输出的第二差分输出电压信号的摆幅。2.根据权利要求1所述的用于差分压控延时单元的电压偏置电路，其特征在于，所述第一PMOS管(PM1)的源极连接电源电压端(VDD)，所述第一PMOS...

【专利技术属性】
技术研发人员：来新泉，刘明明，王宇恒，李峥峰，刘晨，汤彭钰，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：