宽带数字阵列雷达的通道固定时延误差估计方法技术

本发明专利技术提供一种宽带数字阵列雷达的通道固定时延误差估计方法，包括；采集并储存含有通道固定时延的各通道输出信号，对储存的信号进行并串转换；对并串转换后的各通道信号分时输入脉冲压缩模块，对脉冲压缩输出信号进行峰值检测，记录峰值点和其前后两点对应的采样时刻和峰值；以峰值点为参考零点，使用峰值点及其前后两点拟合多项式；将通道固定时延整数部分与分数部分相加，得到各通道固定时延后，计算各通道与参考通道之间的固定时延误差。本发明专利技术在输入信号信噪比10dB至30dB情况下，估计精度达到0.001至0.014倍采样间隔，同时能够降低硬件资源占用率，提高宽带数字阵列雷达中数字波束形成的性能,从而提高宽带数字阵列雷达的系统性能。系统性能。系统性能。

【技术实现步骤摘要】
宽带数字阵列雷达的通道固定时延误差估计方法


[0001]本专利技术一种宽带数字阵列雷达的通道固定时延误差估计方法。

技术介绍

[0002]宽带数字波束形成作为宽带数字阵列雷达的一项关键技术，其性能优劣影响着雷达系统后续对目标检测、跟踪和识别的能力。然而对于大规模宽带数字阵列雷达，其阵列通道往往多达数百个，由于各通道的系统固定时延误差导致的信号不同步必然会造成宽带数字波束形成性能下降。同时由于阵列通道数量巨大，系统对硬件资源需求量也将更高。因此，通道间的高速数字信号的同步和系统硬件资源需求量大的问题一直是阻碍宽带数字波束形成技术工程应用的主要技术难题。
[0003]为解决由于通道固定时延误差带来的高速信号同步问题，可利用阵列信号处理中的时延估计算法估计通道固定时延量，并对各通道信号进行时延补偿以达到信号同步目的。目前，应用于雷达阵列通道间的时延误差估计研究较少，大部分关于时延估计的研究集中在水声阵列信号处理领域。如基于迭代时间的变步长算法、基于分数阶傅里叶变换的时延估计算法，还有将神经网络、机器学习和遗传算法引入分数时延估计算法中。但由于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.宽带数字阵列雷达的通道固定时延误差估计方法，其特征在于，包括：步骤一、在宽带数字阵列雷达各个阵列接收通道馈入同一小时宽的线性调频信号后，采集并储存含有通道固定时延的各通道输出信号，对储存的各通道输出信号进行并串转换后输出至脉冲压缩模块；步骤二、将并串转换后的各通道输出信号分时输入脉冲压缩模块，得到脉冲压缩输出信号，将所述脉冲压缩输出信号输入峰值检测模块，记录峰值检测模块输出的峰值点和其前后两点对应的采样时刻和峰值，将所述峰值点的采样时刻为通道固定时延的整数部分；步骤三、以所述峰值点为参考零点，使用峰值点及其前后两点拟合多项式，并记录此多项式峰值点的横坐标，作为通道固定时延的分数部分；步骤四、将通道固定时延的整数部分与通道固定时延的分数部分相加，得到各通道固定时延后，计算各通道固定时延与参考通道之间的固定时延误差。2.根据权利要求1所述的一种宽带数字阵列雷达的通道固定时延误差估计方法，其特征在于，所述步骤一中，在中频采样后数字下变频得到的同相或正交数据采样频率为FPGA主时钟频率的4倍，每一路的同相或正交信号按4倍抽取后，组帧后输入并串转换模块。3.根据权利要求2所述的一种宽带数字阵列雷达的通道固定时延误差估计方法，其特征在于，所述步骤一中，并串转换模块输入数据的位宽为112bit，从低位到高位每28bit为数字下变频得到的同相或正交信号，其中，低14bit为同相信号，高14bit为正交信号；并串转换后的各通道信号，依据通道号顺序依次输出，达到每个时钟周期输出一个通道一次采样的同相正交信号的目的，实现分时处理。4.根据权利要求3所述的一种宽带数字阵列雷达的通道固定时延误差估计方法，其特征在于，所述步骤二中，将峰值点的采样时刻为通道固定时延的整数部分，包括：S1、对于阵列通道的固定时延估计可以看成在功率谱密度为N0/2的高斯白噪声n(t)下对时延信号s(t
‑
t0)未知时延参量的估计，即对下式中未知时延参量t0的估计；y(t)＝s(t
‑
t0)+n(t)0＜t＜T
p
，其中，T
p
为脉冲宽度；S2、对S1中y(t)的似然函数做最大似然估计求解，得对时延t0的最大似然估计就是使接收信号y(t)和时延信号s(t
‑
t0)对t0的偏导数的相关积分为0，如下式所示：S3、利用全微分公式对S2中公式做进一步化简，得公式如下所示，所以S2中最大似然估计量就是信号y(t)和s(t
‑
t0)的相关积分最大值对应的时刻，也就是信号y(t)和s(t
‑
t0)相关输出峰值所在时刻，即脉冲压缩峰值所对...

【专利技术属性】
技术研发人员：秦琨，张权，方明，叶舟，陈业伟，
申请(专利权)人：上海航天电子通讯设备研究所，
类型：发明
国别省市：