全功能时钟测试仪低抖动脉冲分配测试系统技术方案

本实用新型专利技术公开了全功能时钟测试仪低抖动脉冲分配测试系统，时钟测试仪低抖动脉冲分配电路包括信号分配电路、低抖动脉冲信号产生电路、阻抗匹配电路以及，所述信号分配电路用于将接收的信号进行电平转换降低抖动，信号分配电路的输出端与低抖动脉冲信号产生电路的输入端连接，低抖动脉冲信号产生电路用于将信号进行电平转换降低抖动，所述低抖动脉冲信号产生电路与阻抗匹配电路连接，用于产生分配后的信号进行和信号分配电路进行阻抗匹配；通过本实用新型专利技术，可以快速简洁的测试多个时钟测试仪，满足了不同时钟测试仪测试任务需求，低抖动脉冲分配减少测量误差，避免了因抖动误差造成测试结果不准确的现象。成测试结果不准确的现象。成测试结果不准确的现象。

【技术实现步骤摘要】
全功能时钟测试仪低抖动脉冲分配测试系统


[0001]本技术属于时间频率测量
，具体涉及全功能时钟测试仪低抖动脉冲分配测试系统。

技术介绍

[0002]现有技术中，时钟测试仪低抖动脉冲分配电路采用多个门电路并联的方案。图1是现有技术的电路图，如图1所示，采用多个门电路并联后输出多路脉冲信号，输出信号的抖动由选择的门电路决定，一般采用TTL或者COMS电路；
[0003]现有技术是通过在原有的门电路后加入低抖动电路，将信号用三极管放大后产生前沿很陡的脉冲，三极管具有较小的瞬态时间，可以令脉冲信号有较低的抖动输出，但是实际使用中，由于缺少相关电路设计，无法对输入信号进行相位同步，时钟测试仪参数误差测试时，引入的脉冲信号抖动会对原始信号产生影响，造成具有引入误差，为此我们提出全功能时钟测试仪低抖动脉冲分配测试系统。

技术实现思路

[0004]本技术的目的在于提供全功能时钟测试仪低抖动脉冲分配测试系统，以解决上述
技术介绍
中提出的问题。
[0005]为了实现上述目的，本技术采用了如下技术方案：全功能时钟测试仪低抖动脉冲分配测试系统，时钟测试仪低抖动脉冲分配电路包括信号分配电路、低抖动脉冲信号产生电路、阻抗匹配电路以及，所述信号分配电路用于将接收的信号进行电平转换降低抖动，信号分配电路的输出端与低抖动脉冲信号产生电路的输入端连接，低抖动脉冲信号产生电路用于将信号进行电平转换降低抖动，所述低抖动脉冲信号产生电路与阻抗匹配电路连接，用于产生分配后的信号进行和信号分配电路进行阻抗匹配。
[0006]进一步地，时钟测试仪通过连接线缆和连接器接入到信号分配电路的输入端，低抖动脉冲信号产生电路将脉冲信号变为低抖动信号，输出的低抖动信号先经过阻抗匹配网络输出三极管和稳压管保护电路。
[0007]进一步地，低抖动脉冲信号产生电路包括门电路、比较器或触发器，门电路得到抖动的上升沿信号。
[0008]进一步地，阻抗匹配电路包括与脉冲输出连接的电阻和匹配测试电缆的电阻，电阻阻值为欧姆。
[0009]进一步地，所述阻抗匹配电路包括连接的3个电阻，阻值根据测试电缆的长度和脉冲抖动时间计算，总阻值对地为50欧姆。
[0010]进一步地，与时钟测试仪低抖动脉冲分配电路连接有时钟测试仪，用于产生频率信号，与时钟测试仪低抖动脉冲分配电路连接的时钟显示单元，产生标准时间信号；与时钟测试仪低抖动脉冲分配电路连接的记录单元产生信号记录，时钟测试仪低抖动脉冲分配电路连接的计数器测试设备，用于根据脉冲信号来进行时钟误差性能指标的测试。
[0011]相比于现有技术，本技术的有益效果在于：
[0012]本技术通过低抖动脉冲信号产生电路，从而降低了脉冲信号的抖动，满足了的时钟测试仪的测试需求；通过阻抗匹配电路实现信号电路的匹配，增加了信号传输距离，避免了因传输距离太远引起的失真。
[0013]通过本技术，可以快速简洁的测试多个时钟测试仪，满足了不同时钟测试仪测试任务需求，低抖动脉冲分配减少测量误差，避免了因抖动误差造成测试结果不准确的现象。
附图说明
[0014]附图用来提供对本技术的进一步理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术，并不构成对本技术的限制。
[0015]图1为现有技术的电路图；
[0016]图2为本技术时钟测试仪低抖动脉冲分配电路的结构框图；
[0017]图3为本技术低抖动脉冲分配产生电路图；
[0018]图4为本技术时钟测试仪低抖动脉冲分配电路的其中一种实施例示意图；
[0019]图5为本技术测试系统的结构框图；
[0020]图6为本技术阻抗匹配和传输电路的电路图。
[0021]图中：100、时钟测试仪；101、信号分配电路；102、低抖动脉冲信号产生电路；103、阻抗匹配电路；200、时钟测试仪低抖动脉冲分配电路；300、时钟显示单元；400、记录单元；500、计数器测试设备。
具体实施方式
[0022]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。
[0023]参照图1
‑
图6，本技术提出的一种技术方案：
[0024]全功能时钟测试仪低抖动脉冲分配测试系统，鉴于现有技术中直接采用门驱动并联的方式进行分配，引入抖动较大的问题，本技术实施例满足了的计数器测试需求；通过阻抗匹配和传输电路实现信号电路的匹配，减小脉冲信号长距离传输的输出信号失真，测试电缆引入的抖动误差；
[0025]时钟测试仪低抖动脉冲分配电路200包括信号分配电路101、低抖动脉冲信号产生电路102、阻抗匹配电路103以及，信号分配电路101用于将接收的信号进行电平转换降低抖动，信号分配电路101的输出端与低抖动脉冲信号产生电路102的输入端连接，低抖动脉冲信号产生电路102用于将信号进行电平转换降低抖动，低抖动脉冲信号产生电路102与阻抗匹配电路103连接，用于产生分配后的信号进行和信号分配电路101进行阻抗匹配；与时钟测试仪低抖动脉冲分配电路200连接有时钟测试仪100，用于产生频率信号，与时钟测试仪低抖动脉冲分配电路200连接的时钟显示单元300，产生标准时间信号；与时钟测试仪低抖动脉冲分配电路200连接的记录单元400产生信号记录，时钟测试仪低抖动脉冲分配电路200连接的计数器测试设备500，用于根据脉冲信号来进行时钟误差性能指标的测试。
[0026]具体的，时钟测试仪低抖动脉冲分配电路200还包括：阻抗匹配电路103的输入端、阻抗匹配电路103的输出端连接，另一端接匹配电阻，用于信号传输。
[0027]具体的，时钟测试仪低抖动脉冲分配电路200包括电平转换器。
[0028]具体的，时钟测试仪低抖动脉冲分配电路200包括触发器。
[0029]具体的，时钟测试仪低抖动脉冲分配电路200包括IC模块。
[0030]具体的，时钟测试仪通过连接线缆和连接器接入到信号分配电路101的输入端，低抖动脉冲信号产生电路102将脉冲信号变为低抖动信号，输出的低抖动信号先经过阻抗匹配网络输出三极管和稳压管保护电路。
[0031]具体的，低抖动脉冲信号产生电路102包括门电路、比较器或触发器，门电路可以采用74F14，门电路得到抖动的上升沿信号，低抖动脉冲信号产生电路102的数量可以为一个或多个，低抖动信号可以通过多个依次并联连接的门电路以满足实际应用的需要，其中，低抖动脉冲信号产生电路102包括整形电路、反向电路和三极管的其中之一或任意组合。
[0032]在其中一种实施例中，门电路包括与门、或门和非门的其中之一或任意组合。
[0033]图4是低抖动脉冲信号产生电路的其中一种实施例。如图4所示，脉冲信号先经过一个或多个整形器和移相器后给到三极管变成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.全功能时钟测试仪低抖动脉冲分配测试系统，其特征在于：时钟测试仪低抖动脉冲分配电路(200)包括信号分配电路(101)、低抖动脉冲信号产生电路(102)、阻抗匹配电路(103)以及，所述信号分配电路(101)用于将接收的信号进行电平转换降低抖动，信号分配电路(101)的输出端与低抖动脉冲信号产生电路(102)的输入端连接，低抖动脉冲信号产生电路(102)用于将信号进行电平转换降低抖动，所述低抖动脉冲信号产生电路(102)与阻抗匹配电路(103)连接，用于产生分配后的信号进行和信号分配电路(101)进行阻抗匹配。2.根据权利要求1所述的全功能时钟测试仪低抖动脉冲分配测试系统，其特征在于：时钟测试仪通过连接线缆和连接器接入到信号分配电路(101)的输入端，低抖动脉冲信号产生电路(102)将脉冲信号变为低抖动信号，输出的低抖动信号先经过阻抗匹配网络输出三极管和稳压管保护电路。3.根据权利要求1所述的全功能时钟测试仪低抖动脉冲分配测试系统，其特征在于：低抖动脉冲信号产生...

【专利技术属性】
技术研发人员：时菊彬，贾瑞娟，周红斌，
申请(专利权)人：石家庄博铭仪器有限公司，
类型：新型
国别省市：