具有改进的暗电流的光电二极管器件制造技术

本公开涉及一种光电二极管器件(1)，所述光电二极管器件(1)克服了传统器件的缺点，如增加的暗电流。所述光电二极管器件(1)包括半导体衬底(2)、在衬底(2)的主表面(3)处的第一导电类型的至少一个掺杂阱(6)，以及与所述掺杂阱(6)相邻的第二导电类型的至少一个掺杂区(9)。所述至少一个掺杂阱(6)和所述至少一个掺杂区(9)可电接触。在所述掺杂阱(6)的上表面(7)的一部分上布置有保护结构(11)。所述保护结构(11)保护下方的掺杂阱(6)的上表面(7)免受用于去除间隔层(27)的蚀刻工艺的影响。受用于去除间隔层(27)的蚀刻工艺的影响。受用于去除间隔层(27)的蚀刻工艺的影响。

【技术实现步骤摘要】
【国外来华专利技术】具有改进的暗电流的光电二极管器件


[0001]本专利技术涉及一种光电二极管器件、电子系统和制造光电二极管器件的方法。

技术介绍

[0002]对具有高灵敏度和光谱响应度的光电检测器的需求日益增加，因此，光电检测器需要很低的暗电流。这种光电检测器的重要使用领域是医学应用，如计算机断层扫描(CT)。计算机断层扫描系统利用x射线以生成固体物体(例如人体)的三维图像。闪烁体将x射线转换为可见光，然后在光电二极管阵列的帮助下进行检测。光电二极管能够通过晶圆
‑
晶圆键合、通过半导体芯片的倒装芯片组装或通过CMOS组件和光电二极管在同一半导体器件中的单片集成与CMOS电路连接。除了是一种非常经济高效的解决方案外，单片集成还提供了光电二极管和CMOS电路之间的最佳互连。但是，同时考虑到低暗电流、低电容、高灵敏度、短响应时间和辐射硬化，适用于CMOS电路的半导体材料可能造成光电二极管集成困难。
[0003]本专利技术的目标是提供一种具有改进的暗电流的光电二极管器件。另一目标是提供一种制造具有改进的暗电流的光电二极管器件的方法。
[0004]通过根据独立权利要求的光电二极管器件和制造光电二极管器件的方法来实现该目标。实施例源自从属权利要求。

技术实现思路

[0005]在实施例中，所述光电二极管器件包括具有主表面的半导体衬底。在所述衬底的主表面处布置有第一导电类型的至少一个掺杂阱。此外，在所述衬底的主表面处布置有第二导电类型的至少一个掺杂区，其中，所述掺杂区与所述至少一个掺杂阱相邻。所述第二导电类型与所述第一导电类型相反。所述至少一个掺杂阱和所述至少一个掺杂区可电接触。在所述掺杂阱的上表面的一部分上布置有保护结构。所述上表面布置在所述衬底的主表面处。所述保护结构保护掺杂阱免受上表面处的缺陷的影响。
[0006]所述半导体衬底具有主延伸平面。所述半导体衬底的主表面平行于主延伸平面延伸。所述半导体衬底包括，例如硅。所述半导体衬底可以具有基极掺杂，特别是第二导电类型的基极掺杂。在优选实施例中，所述半导体衬底包括较高掺杂的晶圆和在所述晶圆上外延生长的较低掺杂的外延层。所述主表面可以由该外延层形成。
[0007]所述至少一个掺杂阱布置在所述衬底的主表面处。特别地，所述掺杂阱可以形成在外延层内。所述掺杂阱具有第一导电类型，其中所述第一导电类型与所述第二导电类型相反。例如，第一导电类型是n型，第二导电类型是p型，反之亦然。所述掺杂阱在侧向方向上具有范围，其中，所述侧向方向平行于所述衬底的主延伸平面延伸。所述掺杂阱还在横向方向上具有范围，其中，所述横向方向垂直于侧向方向。在横向方向上，所述掺杂阱从所述衬底的主表面到达该衬底中的一定深度。这意味着所述掺杂阱嵌入所述半导体衬底的外延层中。所述掺杂阱与衬底形成pn结。通过pn结形成光电二极管。提供光电二极管以将电磁辐射转换成电信号。
[0008]所述至少一个掺杂区具有第二导电类型。这意味着所述掺杂区具有与衬底相同的导电类型。所述掺杂区布置在所述衬底的主表面处。在侧向方向上，所述掺杂区与所述掺杂阱相邻。这意味着掺杂区与掺杂阱在衬底的主表面处直接接触。所述掺杂区在侧向方向上围绕掺杂阱。在横向方向上，所述掺杂区比掺杂阱更少地延伸到衬底中。
[0009]所述掺杂阱和所述掺杂区能够电接触。在n型掺杂阱的情况下，使掺杂阱接触的电接触形成阴极端子。因此，使掺杂区接触的电接触(在这种情况下为p型)形成阳极端子。如上所述，掺杂阱和掺杂区的导电类型能够颠倒。
[0010]所述掺杂阱包括布置在衬底的主表面处的上表面。这意味着掺杂阱的上表面与主表面在同一水平面上，并形成主表面的一部分。
[0011]在所述上表面的一部分上布置有保护结构。所述保护结构布置在所述掺杂阱的上表面上方。所述保护结构可以包括半导体材料或与半导体工艺兼容的任何其他材料。特别地，所述保护结构可以包括多晶硅。所述保护结构可以具有与掺杂阱的侧向范围相对应的侧向范围。提供保护结构以保护掺杂阱免受上表面处的缺陷的影响。这些缺陷可能由光电二极管器件在制造过程中的蚀刻过程引起或由电磁辐射引起，特别是由x射线波长范围内的电磁辐射引起。
[0012]有利地，所述光电二极管器件通过所述掺杂区避免在衬底的主表面处使用场氧化物，所述掺杂区在侧向方向上完全围绕所述掺杂阱并与该掺杂阱直接接触。在使用场氧化物的传统器件中，光电二极管的速度受场氧化物区域下方费米能级钉扎效应(Fermi
‑
level pinning effect)的影响。这种效应主要存在于通常用于标准CMOS工艺的p型半导体中。通过分别对导带和价带进行分带，电荷载流子在场氧化物下方积累，从而转化为缓慢的导通行为。这种缓慢的响应在低电流水平下最为明显。这意味着在激发脉冲之后，光电流在暗电流水平保持几十毫秒，直到光电二极管最终产生所需的光电流。相同的机制在照明开启后使光电流脉冲的前沿恶化，导致光电检测器在模数转换器(ADC)读出电路的几个积分周期内的灵敏度降低。
[0013]通过应用所述掺杂区(其可以是非常浅的、高度掺杂的p型注入区)，可以解决这些问题，并且提高光电二极管的响应。此外，暴露于电磁辐射的掺杂区提供了良好的表面钝化，并保证了器件的辐射耐受性。例如，所述掺杂区保护下层免受x射线辐射造成的损害的影响。这种表面钝化在感兴趣的光谱区域内工作良好，而不会恶化光电二极管电容或对光电二极管电容产生不利的副作用。此外，由于掺杂区通常具有高掺杂浓度，少数载流子被排斥远离主表面。因此，所述光电二极管器件的光谱响应度增加，暗电流减少。
[0014]此外，通过在所述掺杂阱的上表面上应用保护结构，暗电流进一步减小。通常，所述掺杂阱具有比掺杂区低的掺杂浓度。这就是为什么其上表面上的缺陷会通过增加表面粗糙度和电荷陷阱的产生而导致暗电流增加的原因。所述保护结构保护上表面免受缺陷的影响，特别是由制造工艺中的蚀刻步骤产生的缺陷的影响。已经发现，应用保护结构可将暗电流降低2到3倍。由于阴影，所述光电二极管器件的光谱响应度仅因为保护结构而显著降低(＜0.5％)。
[0015]所述光电二极管器件能够单片集成到CMOS集成电路中。与由分立光电二极管阵列和分立ASIC组成的分立解决方案相比，单片集成提供了巨大的优势，即产量、成本和性能。
[0016]在另一实施例中，所述光电二极管器件还包括布置在所述掺杂阱的上表面上的接
触区。所述接触区的掺杂浓度高于所述掺杂阱的掺杂浓度。
[0017]所述接触区具有与所述掺杂阱相同的导电类型。所述接触区布置在掺杂阱内，并且其侧向范围小于所述掺杂阱的侧向范围。有利地，所述接触区能够形成欧姆接触。
[0018]在光电二极管器件的另一实施例中，所述保护结构在俯视图中形成围绕掺杂阱的接触区的环或框架。
[0019]俯视图是指在远离衬底的横向方向上从保护结构的一侧所看到的光电二极管器件的视图。这意味着在横向方向上，所述保护结构围绕接触区。所述接触区可以布置在掺杂阱的中心，而所述保护结构覆盖外围区域中本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种光电二极管器件(1)，包括：
‑
具有主表面(3)的半导体衬底(2)，
‑
在所述衬底(2)的主表面(3)处的第一导电类型的至少一个掺杂阱(6)，和
‑
在所述衬底(2)的主表面(3)处的第二导电类型的至少一个掺杂区(9)，所述掺杂区(9)与所述至少一个掺杂阱(6)相邻，其中，所述第二导电类型与所述第一导电类型相反，其中，
‑
所述至少一个掺杂阱(6)和所述至少一个掺杂区(9)可电接触，并且其中，
‑
在所述掺杂阱(6)的上表面(7)的一部分上设置有保护结构(11)，其中，所述上表面(7)设置在所述衬底(2)的主表面(3)处，所述保护结构(11)保护所述掺杂阱(6)免受所述上表面(7)处的缺陷的影响。2.根据前一权利要求所述的光电二极管器件(1)，还包括设置在所述掺杂阱(6)的上表面(7)上的接触区(8)，所述接触区(8)的掺杂浓度高于所述掺杂阱(6)的掺杂浓度。3.根据前一权利要求所述的光电二极管器件(1)，其中，在俯视图中，所述保护结构(11)形成围绕所述掺杂阱(6)的接触区(8)的环或框架。4.根据前述权利要求之一所述的光电二极管器件(1)，其中，在俯视图中，所述保护结构(11)的范围被限制于所述掺杂阱(6)的上表面(7)。5.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述保护结构(11)被配置为保护所述掺杂阱(6)免受制造期间由蚀刻工艺引起的缺陷的影响。6.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述保护结构(11)包括多晶硅。7.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述掺杂区(9)包括比所述掺杂阱(6)更高的掺杂浓度。8.根据前述权利要求之一所述的光电二极管器件(1)，还包括设置在所述掺杂阱(6)的上表面(7)和所述保护结构(11)之间的电介质层(10)。9.根据前述权利要求之一所述的光电二极管器件(1)，还包括：
‑
布线层(12)，其设置在所述衬底(2)的主表面(3)上方，
‑
至少一个导体轨道(3)，其中，所述掺杂阱(6)电连接到所述导体轨道(13)，和
‑
电连接到所述至少一个掺杂区(9)的至少一个另一导体轨道(14)，其中，
‑
所述导体轨道(13)和另一导体轨道(14)嵌入所述布线层(12)中。10.根据前一权利要求所述的光电二极管器件(1)，还包括：
‑
设置在所述接触区(8)上的接触插塞(17)，所述接触插塞(17)将所述导体轨道(13...

【专利技术属性】
技术研发人员：埃瓦尔德，
申请(专利权)人：AMS欧司朗有限公司，
类型：发明
国别省市：