一种钳位电路及静电放电防护电路模块制造技术

本申请公开了一种钳位电路及静电放电防护电路模块，该电路包括：侦测模组、抗误触发模组、电压上拉模组和第一晶体管；第一晶体管的第一端接地，第一晶体管的第二端连接目标电源，第一晶体管的栅极连接上拉模组的输出端；侦测模组用于在目标电源的电压产生静电脉冲时，升高侦测模组的第二端的电压；抗误触发模组，用于当侦测模组的第二端的电压大于电压阈值时，触发电压上拉模组；电压上拉模组，用于在被抗误触发模组触发时，提高第一晶体管的栅极电压至目标电源的电压，以使第一晶体管导通。通过触发电压上拉模组提高第一晶体管的栅极电压，使得第一晶体管可以采用体积较小的晶体管，进而使得钳位电路的体积较小，成本较低。成本较低。成本较低。

【技术实现步骤摘要】
一种钳位电路及静电放电防护电路模块


[0001]本申请涉及电路领域，尤其涉及一种钳位电路及静电放电防护电路模块。

技术介绍

[0002]钳位电路通常用于避免静电放电现象(Electro Static discharge，ESD)对电路的损害。电路上的静电放电现象是指目标电源产生瞬间的高压静电脉冲。目标电源产生的静电脉冲流经与目标电源连接的功能电路时，将损害功能电路上的元件，从而使得功能电路无法正常工作。钳位电路可以在目标电源产生静电发电现象时，抑制目标电源上的高压静电脉冲，使得目标电源的电压保持在钳位电压以下，从而保护功能电路。
[0003]目前的钳位电路为了达到更好的抑制效果，降低钳位电压的电压值，需要保证钳位电路中释放高压静电脉冲的晶体管的导通能力较高。因此通常需要采用尺寸较大的晶体管来释放高压静电脉冲，从而导致钳位电路的体积较大，成本较高。

技术实现思路

[0004]为了解决上述技术问题，本申请提供了一种钳位电路，用于降低钳位电路的体积和钳位电路的成本。
[0005]为了实现上述目的，本申请实施例提供的技术方案本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种钳位电路，其特征在于，包括：侦测模组、抗误触发模组、电压上拉模组和第一晶体管；所述第一晶体管的第一端接地，所述第一晶体管的第二端连接目标电源，所述第一晶体管的栅极连接所述上拉模组的输出端；所述侦测模组的第一端连接所述目标电源，所述侦测模组的第二端连接所述抗误触发模组的输入端；所述侦测模组用于在目标电源的电压产生静电脉冲时，升高所述侦测模组的第二端的电压；所述抗误触发模组，用于当所述侦测模组的第二端的电压大于电压阈值时，触发所述电压上拉模组；所述电压上拉模组，用于在被所述抗误触发模组触发时，提高所述第一晶体管的栅极电压至所述目标电源的电压，以使所述第一晶体管导通。2.根据权利要求1所述的电路，其特征在于，所述电压上拉模组包括：第二晶体管、第三晶体管和第一电阻；所述第二晶体管的栅极连接所述抗误触发模组的输出端，所述第二晶体管的源极接地，所述第二晶体管的漏极通过所述第一电阻连接所述目标电源；所述第三晶体管的栅极连接所述第二晶体管的漏极，所述第三晶体管的源极连接所述目标电源，所述第三晶体管的漏极连接所述第一晶体管的栅极。3.根据权利要求2所述的电路，其特征在于，所述抗误触发模组包括：第四晶体管M4；所述第四晶体管M4的栅极连接电容的第二端，所述第四晶体管M4的漏极连接所述目标电源，所述第四晶体管M4的源极连接所述第二晶体管的栅极。4....

【专利技术属性】
技术研发人员：夹丹丹，程剑涛，李婕妤，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：新型
国别省市：