屏蔽栅沟槽型功率MOSFET器件制造技术

本实用新型专利技术提供了一种屏蔽栅沟槽型功率MOSFET器件。所述器件包括半导体基片、位于所述半导体基片下的漏极金属层和位于所述半导体基片上的源极金属层。所述半导体基片具有下表面和上表面。所述半导体基片经由所述下表面与所述漏极金属层短接。所述半导体基片在所述上表面处形成有平行延伸的至少一组沟槽，其中的每个沟槽内填充有多晶硅，所述多晶硅与相应的沟槽壁之间形成有氧化层。所述至少一组沟槽包括栅极沟槽和位于所述栅极沟槽两侧的屏蔽栅沟槽。所述屏蔽栅沟槽内的多晶硅与所述源极金属层短接，所述栅极沟槽内的多晶硅不与所述源极金属层短接。所述屏蔽栅沟槽的氧化层厚度大于所述栅极沟槽的氧化层厚度。大于所述栅极沟槽的氧化层厚度。大于所述栅极沟槽的氧化层厚度。

【技术实现步骤摘要】
屏蔽栅沟槽型功率MOSFET器件


[0001]本技术涉及沟槽型功率MOSFET器件领域，具体而言，涉及一种屏蔽栅沟槽型功率MOSFET器件。

技术介绍

[0002]现代电力电子装置正朝着高功率密度和高效率的方向发展。碳化硅（silicon carbide，SiC）功率器件因其卓越的高压、高频、高温和高功率密度等器件特性，近年来在高效电能转换领域得到了迅速发展。在该领域中，碳化硅功率MOSFET器件是目前发展最快的器件。就结构上来说，它具有平面型和沟槽型两种。沟槽型功率MOSFET器件具有集成度高、导通电阻低、开关速度快、开关损耗小等优点，几乎在低压和高压领域全面地替代了平面型功率MOSFET器件，成为了相关应用的主流。随着应用领域的广泛扩展及设备性能的不断提升，人们对沟槽型功率MOSFET器件的可靠性要求也越来越高。然而，沟槽型功率MOSFET器件由于存在沟槽刻蚀缺陷，导致沟槽的栅氧化层(尤其是沟槽底部处的栅氧化层)容易被击穿，这限制了其在高可靠性场景的应用。
[0003]传统的沟槽型功率MOSFET器件逐渐显露出可靠性不足的缺点。传统器件以罗姆和英飞凌的相关产品为典型代表。它们通过深体结提前耗尽来保护沟槽底部栅氧化层。其体结在纵向方向上处于沟槽的下方。当器件承受反向耐压时，耗尽层展宽，直至沟槽两侧的耗尽层互相闭合来保护沟槽的栅氧化层。如此，体结和沟槽底部距离较近，制造时需要精确地控制体结的深度。如果体结的深度太小，则会导致保护减弱器件浪涌能力变弱；如果体结的深度太大，则会导致器件的耐压能力降低。而且，体结耗尽沟槽的积累区，造成器件的导通电阻增大。
[0004]相应地，本领域需要为沟槽型功率MOSFET器件提供一种新型的栅极结构设计来解决前述技术问题。

技术实现思路

[0005]本技术的目的在于提供一种新型的屏蔽栅沟槽型功率MOSFET器件，其能够优化反向截止状态下栅极沟槽底部的电场分布，提升器件的抗雪崩能力，改善器件的可靠性，扩充其应用场景。
[0006]本技术通过提供一种新型的屏蔽栅沟槽型功率MOSFET器件来解决前述技术问题。此外，本技术还可以解决或者缓解现有技术中存在的其它技术问题。
[0007]具体而言，本技术提供了一种屏蔽栅沟槽型功率MOSFET器件，包括半导体基片、位于所述半导体基片下的漏极金属层和位于所述半导体基片上的源极金属层，所述半导体基片具有下表面和上表面，所述半导体基片经由所述下表面与所述漏极金属层短接，所述半导体基片在所述上表面处形成有平行延伸的至少一组沟槽，其中的每个沟槽内填充有多晶硅，所述多晶硅与相应的沟槽壁之间形成有氧化层，其中所述至少一组沟槽包括栅极沟槽和位于所述栅极沟槽两侧的屏蔽栅沟槽，所述屏蔽栅沟槽内的多晶硅与所述源极金
属层短接，所述栅极沟槽内的多晶硅不与所述源极金属层短接，所述屏蔽栅沟槽的氧化层厚度大于所述栅极沟槽的氧化层厚度。
[0008]可选地，根据本技术的一种实施方式，所述半导体基片的上表面的一部分经由离子注入来形成体结，使得所述屏蔽栅沟槽的底壁和侧壁均与所述体结直接连通。
[0009]可选地，根据本技术的一种实施方式，所述体结与所述源极金属层短接。
[0010]可选地，根据本技术的一种实施方式，所述屏蔽栅沟槽的宽度大于所述栅极沟槽的宽度。
[0011]可选地，根据本技术的一种实施方式，所述屏蔽栅沟槽的深度大于所述栅极沟槽的深度。
[0012]可选地，根据本技术的一种实施方式，所述屏蔽栅沟槽的深度是所述栅极沟槽的深度的2倍至4倍。
[0013]可选地，根据本技术的一种实施方式，所述屏蔽栅沟槽的深度大于所述栅极沟槽的深度的4倍。
[0014]可选地，根据本技术的一种实施方式，所述栅极沟槽的深度在0.5微米至1.5微米之间的范围内。
[0015]可选地，根据本技术的一种实施方式，所述屏蔽栅沟槽的氧化层厚度在1000埃至9000埃之间的范围内，所述栅极沟槽的氧化层厚度在300埃至600埃之间的范围内。
[0016]可选地，根据本技术的一种实施方式，所述半导体基片包括衬底和位于所述衬底上的外延层，所述衬底经由其下表面与所述漏极金属层短接，所述至少一组沟槽形成在所述外延层的上表面处。
[0017]所提供的屏蔽栅沟槽型功率MOSFET器件的有益之处包括：在栅极沟槽两侧增加较深的屏蔽栅沟槽，在屏蔽栅沟槽内形成厚氧化层并使其与源极金属层短接，使得在器件反向截止时，体结在屏蔽栅沟槽底部提前耗尽，从而保护栅极氧化层，同时厚氧化层还提供更高的耐压能力以防止屏蔽栅击穿，从而实现了提升器件的抗雪崩能力、改善器件的可靠性并扩充其应用场景的目的。
附图说明
[0018]参考附图，本技术的上述以及其它的特征将变得明显，在附图中：
[0019]图1示出了根据本技术的屏蔽栅沟槽型功率MOSFET器件的一种实施方式的局部示意图，其中源极金属层未示出；
[0020]图2示出了图1中的屏蔽栅沟槽型功率MOSFET器件沿着线A
‑
A的截面图；
[0021]图3示出了根据本技术的屏蔽栅沟槽型功率MOSFET器件的另一种实施方式的局部示意图，其中源极金属层未示出；
[0022]图4示出了图3中的屏蔽栅沟槽型功率MOSFET器件沿着线A
‑
A的截面图；以及
[0023]图5示出了图3中的屏蔽栅沟槽型功率MOSFET器件沿着线B
‑
B的截面图。
[0024]在附图中，相同的附图标记用来表示相同的部件或结构。
[0025]部件列表
[0026]1 源极金属层
[0027]2 源极注入层
[0028]3 栅极多晶硅
[0029]4 屏蔽栅沟槽内的多晶硅
[0030]5 屏蔽栅沟槽的氧化层
[0031]6 体结。
具体实施方式
[0032]容易理解，根据本技术的技术方案，在不变更本技术实质精神下，本领域的一般技术人员可以提出可相互替换的多种结构方式以及实现方式。因此，以下具体实施方式以及附图仅是对本技术的技术方案的示例性说明，而不应当视为本技术的全部或视为对本技术技术方案的限定或限制。
[0033]在本说明书中提到或者可能提到的上、下、底部、顶部等方位用语是相对于各附图中所示的构造进行定义的，它们是相对的概念，因此有可能会根据其所处不同位置、不同使用状态而进行相应地变化。所以，也不应当将这些或者其它的方位用语解释为限制性用语。
[0034]此外，用语“第一”、“第二”等或者类似表述仅用于描述和区分的目的，而不能理解为指示或者暗示相应部件的相对重要性。
[0035]如本文中所使用的那样，用语“连通”应做广义理解，除非另有明确的规定和限定。例如，“连通”可以是固定地连通，也可以是可拆卸地连通，或者一体地连通；它可以是直接地相连，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽型功率MOSFET器件，包括半导体基片、位于所述半导体基片下的漏极金属层和位于所述半导体基片上的源极金属层，所述半导体基片具有下表面和上表面，所述半导体基片经由所述下表面与所述漏极金属层短接，所述半导体基片在所述上表面处形成有平行延伸的至少一组沟槽，其中的每个沟槽内填充有多晶硅，所述多晶硅与相应的沟槽壁之间形成有氧化层，其特征在于，所述至少一组沟槽包括栅极沟槽和位于所述栅极沟槽两侧的屏蔽栅沟槽，所述屏蔽栅沟槽内的多晶硅与所述源极金属层短接，所述栅极沟槽内的多晶硅不与所述源极金属层短接，所述屏蔽栅沟槽的氧化层厚度大于所述栅极沟槽的氧化层厚度。2.根据权利要求1所述的屏蔽栅沟槽型功率MOSFET器件，其特征在于，所述半导体基片的上表面的一部分经由离子注入来形成体结，使得所述屏蔽栅沟槽的底壁和侧壁均与所述体结直接连通。3.根据权利要求2所述的屏蔽栅沟槽型功率MOSFET器件，其特征在于，所述体结与所述源极金属层短接。4.根据权利要求1所述的屏蔽栅沟槽型功率MOSFET器件，其特征在于，所述屏蔽栅沟槽的宽度大于所述栅极...

【专利技术属性】
技术研发人员：柯行飞，高云斌，李道会，
申请(专利权)人：蔚来动力科技合肥有限公司，
类型：新型
国别省市：