【技术实现步骤摘要】
自控输入数据缓冲电路
[0001]本专利技术涉及一种自控输入数据缓冲电路,特别是涉及一种利用增益控制单元,自动地控制系统增益的自控输入数据缓冲电路。
技术介绍
[0002]随着科技日新月异,各种挥发性以及非挥发性的内存也已用于计算机系统中。动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)是属于挥发性内存的一种半导体内存,主要的作用原理是利用电容内储存电荷的多寡来代表一个二进制位(bit)是1还是0。动态随机存取存储器是计算机系统的短期数据储存区,可用于存放计算机系统正在使用中的信息,以便快速地存取。
[0003]DRAM可以提供高速传输以及高带宽的使用率,然而,由于DRAM被要求高速传输以及高带宽的使用率,故其耗电量也随之增加。因此,发展一种自动控制增益以优化电量消耗,是一个重要的设计议题。
技术实现思路
[0004]本专利技术实施例提出一种自控输入数据缓冲电路。自控输入数据缓冲电路包括第一放大器、第二放大器、回授信号产生器以及增益控制单元。第一放大器包括用以接收 ...
【技术保护点】
【技术特征摘要】
1.一种自控输入数据缓冲电路,其特征在于,包括:第一放大器,包括:第一输入端,用以接收数据信号;第二输入端,用以接收参考信号;第一输出端;及第二输出端;第二放大器,耦接于所述第一放大器的第一输出端及所述第一放大器的第二输出端;回授信号产生器,耦接于所述第二放大器;及增益控制单元,耦接于所述回授信号产生器,所述第一放大器的第一输出端、所述第一放大器的第二输出端以及所述第一放大器的第二输入端。2.如权利要求1所述的自控输入数据缓冲电路,其特征在于,所述第一放大器还包括:第一晶体管,包括:第一端,用以接收工作电压;第二端;及控制端;第二晶体管,包括:第一端,用以接收所述工作电压;第二端;及控制端,耦接于所述第一晶体管的控制端;第三晶体管,包括:第一端,耦接于所述第一晶体管的第二端;第二端;及控制端,用以接收所述数据信号;第四晶体管,包括:第一端,耦接于所述第二晶体管的第二端;第二端,耦接于所述第三晶体管的第二端;及控制端,用以接收所述参考信号;第五晶体管,包括:第一端,耦接于所述第四晶体管的第二端;第二端,耦接于接地端;及控制端,用以接收偏压信号。3.如权利要求2所述的自控输入数据缓冲电路,其特征在于,所述第一晶体管及所述第二晶体管是P型金属氧化物半导体场效晶体管,所述第三晶体管、所述第四晶体管及所述第五晶体管是N型金属氧化物半导体场效晶体管。4.如权利要求1所述的自控输入数据缓冲电路,其特征在于,所述回授信号产生器包括:多个串联的第一反向器,用以将所述第二放大器的第一输出端...
【专利技术属性】
技术研发人员:朴珉皓,
申请(专利权)人:福建省晋华集成电路有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。