一种分立器件硬件复位电路制造技术

本实用新型专利技术属复位电路领域，尤其是一种分立器件硬件复位电路，包括输入电源U0，所述输入电源U0的正极连接有按键KEY的一端和触点K1的一端，所述按键KEY的另一端连接有触点K1的另一端、电阻R4的一端、IC2引脚4和IC2引脚8、电容C4的一端、IC1引脚4和IC2引脚8、电阻R1，所述电容C4的另一端接地，所述电阻R1的另一端连接有变阻器RP的一端,所述变阻器RP的另一端连接有电阻R2的一端，所述变阻器RP的活动端连接有IC1引脚7和二极管VD2的一端。本实用新型专利技术中，所述复位电路中设有延迟电路，当触发复位键时，延时预设的时间后，实现硬件的复位的目的。实现硬件的复位的目的。实现硬件的复位的目的。

【技术实现步骤摘要】
一种分立器件硬件复位电路


[0001]本技术涉及复位电路
，尤其涉及一种分立器件硬件复位电路。

技术介绍

[0002]电气连接器元件被广泛地以各种方式用来将分立器件连接至印刷电路板(PCB)或设置在其上的导体轨道。
[0003]目前，公告号为CN108695622A的中国专利公告的分立器件，一种器件包括电路元件、用于该电路元件的外壳、以及用于将该电路元件耦合至电气电路的端子。该端子包括接合部分和套筒部分。该接合部分被配置成接合电气电路的基座，该套筒部分将接合部分耦合至电路元件，该外壳包围该套筒部分。
[0004]在实际使用中发现分立器件硬件中，当需要复位的时间不同时，存在着不便于触发复位键对硬件复位进行延迟的问题，因此我们提出了一种分立器件硬件复位电路用于解决上述问题。

技术实现思路

[0005]本技术的目的是为了解决现有技术中存在的缺点，而提出的一种分立器件硬件复位电路。
[0006]为了实现上述目的，本技术采用了如下技术方案：
[0007]一种分立器件硬件复位电路，包括输入电源U0，所述输入电源U0的正极连接有按键KEY的一端和触点K1的一端，所述按键KEY的另一端连接有触点K1的另一端、电阻R4的一端、IC2引脚4和IC2引脚8、电容C4的一端、IC1引脚4和IC2引脚8、电阻R1，所述电容C4的另一端接地，所述电阻R1的另一端连接有变阻器RP的一端,所述变阻器RP的另一端连接有电阻R2的一端，所述变阻器RP的活动端连接有IC1引脚7和二极管VD2的一端，所述电阻R2的另一端连接有二极管VD1的一端，所述二极管VD1的另一端连接有电容C1的一端、二极管VD2的另一端、IC1引脚2和IC1引脚6；
[0008]所述电容C2的另一端连接有IC1引脚1、电容C2的一端、电容C3的一端、IC2引脚1、电容C5的一端、电容C6的一端、发光二极管VD5的一端、二极管VD4的一端、继电器K的一端和接地端，所述IC1引脚3连接有二极管VD3的一端，所述二极管VD3的另一端连接有电阻R3的一端，所述电阻R3的另一端连接有IC2引脚6、IC2引脚7和电容C3的另一端，所述IC2引脚5与电容C5的另一端，所述IC2引脚2连接有电阻R4的另一端和C6的另一端，所述IC2引脚2连接有电阻R5的一端、二极管VD4的另一端和继电器K的另一端，所述电阻R5的另一端与发光二极管VD5的另一端相连接。
[0009]具体的，所述输入电源U0的输入电压为12V。
[0010]具体的，所述电容C1的容值为0.1μF，电容C6的容值为0.1μF。
[0011]具体的，所述电容C2的容值为0.01μF，电容C5的容值为0.01μF。
[0012]具体的，所述电容C3的容值为470μF，电容C4的容值为10μF。
[0013]具体的，所述电阻R1的阻值为10kΩ,电阻R2的阻值为10kΩ，电阻R5的阻值为1kΩ。
[0014]与现有技术相比，本技术的有益效果在于：
[0015](1)当按下按钮KEP后，12V的直流电压加到电路中，由于电容器C6的电压不能突变，使得IC2电路的2脚为低电平，IC2电路处于置位状态，IC2的3脚输出高电平，继电器K得电，触点K
‑
1闭合，K
‑
1触点闭合后形成自锁状态,同时IC1电路开始形成振荡，因此IC13脚交替输出高、低电平。
[0016](2)当IC13脚输出高电平时，通过二极管VD3、电阻R3对电容器C3充电，当IC1的3脚输出低电平时，二极管VD3截止，C3没有充电，因此只有在IC2的3脚为高电平时才对C3充电，所以电容器C3的充电时间较长，当电容器C3的电位升到2/3VDD时，IC2电路复位，IC2的3脚输出低电平，继电器K失电，触点K
‑
1恢复到初始状态。
附图说明
[0017]图1为本技术提出的一种分立器件硬件复位电路的电路图。
具体实施方式
[0018]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。
[0019]参照图1，一种分立器件硬件复位电路，包括输入电源U0，输入电源U0的正极连接有按键KEY的一端和触点K1的一端，按键KEY的另一端连接有触点K1的另一端、电阻R4的一端、IC2引脚4和IC2引脚8、电容C4的一端、IC1引脚4和IC2引脚8、电阻R1，电容C4的另一端接地，电阻R1的另一端连接有变阻器RP的一端,变阻器RP的另一端连接有电阻R2的一端，变阻器RP的活动端连接有IC1引脚7和二极管VD2的一端，电阻R2的另一端连接有二极管VD1的一端，二极管VD1的另一端连接有电容C1的一端、二极管VD2的另一端、IC1引脚2和IC1引脚6；
[0020]本实施例中，电容C2的另一端连接有IC1引脚1、电容C2的一端、电容C3的一端、IC2引脚1、电容C5的一端、电容C6的一端、发光二极管VD5的一端、二极管VD4的一端、继电器K的一端和接地端，IC1引脚3连接有二极管VD3的一端，二极管VD3的另一端连接有电阻R3的一端，电阻R3的另一端连接有IC2引脚6、IC2引脚7和电容C3的另一端，IC2引脚5与电容C5的另一端，IC2引脚2连接有电阻R4的另一端和C6的另一端，IC2引脚2连接有电阻R5的一端、二极管VD4的另一端和继电器K的另一端，电阻R5的另一端与发光二极管VD5的另一端相连接。
[0021]本实施例中，输入电源U0的输入电压为12V，电容C1的容值为0.1μF，电容C6的容值为0.1μF，电容C2的容值为0.01μF，电容C5的容值为0.01μF，电容C3的容值为470μF，电容C4的容值为10μF，电阻R1的阻值为10kΩ,电阻R2的阻值为10kΩ，电阻R5的阻值为1kΩ。
[0022]本技术相对现有技术获得的技术进步是：当按下按钮KEP后，12V的直流电压加到电路中，由于电容器C6的电压不能突变，使得IC2电路的2脚为低电平，IC2电路处于置位状态，IC2的3脚输出高电平，继电器K得电，触点K
‑
1闭合，K
‑
1触点闭合后形成自锁状态,同时IC1电路开始形成振荡，因此IC13脚交替输出高、低电平；当IC13脚输出高电平时，通过二极管VD3、电阻R3对电容器C3充电，当IC1的3脚输出低电平时，二极管VD3截止，C3没有充
电，因此只有在IC2的3脚为高电平时才对C3充电，所以电容器C3的充电时间较长，当电容器C3的电位升到2/3VDD时，IC2电路复位，IC2的3脚输出低电平，继电器K失电，触点K
‑
1恢复到初始状态。
[0023]以上所述，仅为本技术较佳的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本
的技术人员在本技术揭露的技术范围内，根据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分立器件硬件复位电路，包括输入电源U0，其特征在于，所述输入电源U0的正极连接有按键KEY的一端和触点K1的一端，所述按键KEY的另一端连接有触点K1的另一端、电阻R4的一端、IC2引脚4和IC2引脚8、电容C4的一端、IC1引脚4和IC2引脚8、电阻R1，所述电容C4的另一端接地，所述电阻R1的另一端连接有变阻器RP的一端,所述变阻器RP的另一端连接有电阻R2的一端，所述变阻器RP的活动端连接有IC1引脚7和二极管VD2的一端，所述电阻R2的另一端连接有二极管VD1的一端，所述二极管VD1的另一端连接有电容C1的一端、二极管VD2的另一端、IC1引脚2和IC1引脚6；所述电容C2的另一端连接有IC1引脚1、电容C2的一端、电容C3的一端、IC2引脚1、电容C5的一端、电容C6的一端、发光二极管VD5的一端、二极管VD4的一端、继电器K的一端和接地端，所述IC1引脚3连接有二极管VD3的一端，所述二极管VD3的另一端连接有电阻R3的一端，所述电阻R3的另一端连接有I...

【专利技术属性】
技术研发人员：习建平，
申请(专利权)人：新干晶芯微电子科技有限公司，
类型：新型
国别省市：