用于数据冗余的新型位单元制造技术

本公开提供了根据各个方面的具有数据冗余的位单元。在某些方面，位单元包括耦合到写入位线的第一存储器元件，以及耦合在第一存储器元件与地之间的第一写入访问开关。位单元还包括耦合到写入位线的第二存储器元件，以及耦合在第二存储器元件与地之间的第二写入访问开关。位单元还包括耦合在第一存储器元件与读取位线之间的读取访问开关，其中读取访问开关的控制输入端耦合到读取选择线。的控制输入端耦合到读取选择线。的控制输入端耦合到读取选择线。

【技术实现步骤摘要】
【国外来华专利技术】用于数据冗余的新型位单元
[0001]优先权要求
[0002]本申请要求于2020年7月13日在美国专利局提交的美国非临时专利申请序列号16/927818的优先权和权益，该申请的全部内容通过引用并入本文，如同在下文中被完全阐述并且用于所有适用目的一样。


[0003]本公开的方面一般涉及存储器，并且更具体地涉及具有数据冗余的位单元。

技术介绍

[0004]非易失性存储器可以在没有电力的情况下存储数据。非易失性存储器设备可以包括位单元阵列，其中每个位单元存储相应的位。阵列中的每个位单元可以包括相应的熔丝(例如，电熔丝(eFuse))，其中存储在位单元中的位的值取决于相应的熔丝是熔断还是未熔断。

技术实现思路

[0005]以下呈现一个或多个实施方式的简化概述，以便提供对这些实施方式的基本理解。本概述不是对所有预期实施方式的广泛综述，并且既不旨在标识所有实施方式的关键或重要元素，也不旨在描绘任何或所有实施方式的范围。其唯一目的是以简化形式呈现一个或多个实施方式的一些概念，作为稍后呈现的更详细描述的前序。
[0006]第一方面涉及一种位单元。位单元包括耦合到写入位线的第一存储器元件，以及耦合在第一存储器元件与地之间的第一写入访问开关。位单元还包括耦合到写入位线的第二存储器元件，以及耦合在第二存储器元件与地之间的第二写入访问开关。位单元还包括耦合在第一存储器元件与读取位线之间的读取访问开关，其中读取访问开关的控制输入端耦合到读取选择线。
[0007]第二方面涉及一种存储器设备。存储器设备包括第一位单元。第一位单元包括耦合到写入位线的第一存储器元件，以及耦合在第一存储器元件与地之间的第一写入访问开关。第一位单元还包括耦合到写入位线的第二存储器元件，以及耦合在第二存储器元件与地之间的第二写入访问开关。第一位单元还包括耦合在第一存储器元件与读取位线之间的第一读取访问开关，其中第一读取访问开关的控制输入端耦合到第一读取选择线。存储器设备还包括耦合到读取位线的感测放大器。
[0008]第三方面涉及一种系统。系统包括第一存储器设备，其中第一存储器设备包括位单元。位单元包括耦合到写入位线的第一存储器元件，以及耦合在第一存储器元件与地之间的第一写入访问开关。位单元还包括耦合到写入位线的第二存储器元件，以及耦合在第二存储器元件与地之间的第二写入访问开关。位单元还包括耦合在第一存储器元件与读取位线之间的读取访问开关，其中读取访问开关的控制输入端耦合到读取选择线。第一存储器设备还包括耦合到读取位线的读取电路。系统还包括耦合到读取电路的处理器。
[0009]第四方面涉及一种操作位单元的方法。位单元包括耦合到写入位线的第一存储器元件、耦合在第一存储器元件与地之间的第一写入访问开关、耦合到写入位线的第二存储器元件、耦合在第二存储器元件与地之间的第二写入访问开关，以及耦合在第一存储器元件与读取位线之间的读取访问开关。该方法包括：将读取访问开关和第二写入访问开关导通，将第一写入访问开关关断，以及经由读取位线感测第一存储器元件和第二存储器元件的串联电阻。
附图说明
[0010]图1示出了根据本公开的某些方面的位单元的示例，其中每个位单元包括相应的熔丝。
[0011]图2A示出了根据本公开的某些方面的具有熔断的熔丝的位单元的电阻分布的示例。
[0012]图2B示出了根据本公开的某些方面的在多次读取操作之后具有熔断的熔丝的位单元的电阻分布的示例。
[0013]图3示出了根据本公开的某些方面的示例，其中数据的两个副本被存储在两个单独的存储器设备中以用于数据冗余。
[0014]图4A示出了根据本公开的某些方面的包括用于数据冗余的两个熔丝的示例性位单元。
[0015]图4B示出了根据本公开的某些方面的示例，其中图4A的示例性位单元中的开关利用晶体管来进行实现。
[0016]图5示出了根据本公开的某些方面的包括具有冗余熔丝的位单元的示例性存储器设备的面积与两个单独的存储器设备的组合面积之间的比较。
[0017]图6A示出了根据本公开的某些方面的包括具有冗余熔丝的位单元的存储器设备的示例。
[0018]图6B示出了根据本公开的某些方面的示例，其中图6A的示例性存储器设备中的开关利用晶体管来进行实现。
[0019]图7A示出了根据本公开的某些方面的用于熔断位单元中的两个熔丝中的第一熔丝的写入电流的示例性路径。
[0020]图7B示出了根据本公开的某些方面的用于熔断位单元中的两个熔丝中的第二熔丝的写入电流的示例性路径。
[0021]图8示出了根据本公开的某些方面的用于对位单元进行编程的信号的示例。
[0022]图9示出了根据本公开的某些方面的用于读取位单元的电流的示例性路径。
[0023]图10示出了根据本公开的某些方面的读取电路的示例性实现。
[0024]图11示出了根据本公开的某些方面的感测放大器的示例性实现。
[0025]图12示出了根据本公开的某些方面的包括存储器元件的位单元的示例。
[0026]图13示出了根据本公开的某些方面的可以在其中使用本公开的方面的系统的示例。
[0027]图14是图示根据本公开的某些方面的操作位单元的方法的流程图。
具体实施方式
[0028]下面结合附图阐述的具体实施方式旨在作为对各种配置的描述，而不旨在表示可以实践本文描述的概念的唯一配置。具体实施方式包括特定细节，目的是提供对各种概念的透彻理解。然而，对于本领域技术人员来说明显的是，可以在没有这些特定细节的情况下实践这些概念。在一些情况下，众所周知的结构和组件以框图形式被示出，以避免混淆这种概念。
[0029]存储器设备可以用于存储诸如固件、安全密钥、系统设置等的数据。存储器设备包括以行和列布置的位单元阵列(被称为存储阵列)，其中每个位单元存储单个位。
[0030]图1示出了存储器阵列中耦合到位线(被标记为“BL”)的一列位单元110
‑
1至110
‑
n的示例。位单元110
‑
1至110
‑
n中的每个位单元也被耦合到相应的字线(被标记为“WL1”至“WLn”)。字线WL1至WLn可以用于一次选择列中的位单元110
‑
1至110
‑
n中的一个位单元。
[0031]在该示例中，位单元110
‑
1至110
‑
n中的每个位单元包括相应的开关120
‑
1至120
‑
n(例如，晶体管)和相应的熔丝115
‑
1至115
‑
n(例如，电熔丝)。在每个位单元110
‑
1至110
‑
n中，相应的熔丝115
‑
1至115
‑
n耦合在位线BL与相应的开关120
‑
1至120
‑
本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种位单元，包括：第一存储器元件，耦合到写入位线；第一写入访问开关，耦合在所述第一存储器元件与地之间；第二存储器元件，耦合到所述写入位线；第二写入访问开关，耦合在所述第二存储器元件与所述地之间；以及读取访问开关，耦合在所述第一存储器元件与读取位线之间，其中所述读取访问开关的控制输入端耦合到读取选择线。2.根据权利要求1所述的位单元，其中所述第一存储器元件包括第一熔丝，并且所述第二存储器元件包括第二熔丝。3.根据权利要求1所述的位单元，其中所述第一写入访问开关的尺寸是所述读取访问开关的尺寸的至少两倍。4.根据权利要求1所述的位单元，其中所述位单元被集成在包括多个位单元的存储器阵列中。5.根据权利要求1所述的位单元，其中所述第一写入访问开关的控制输入端耦合到第一写入选择线，并且所述第二写入访问开关的控制输入端耦合到第二写入选择线。6.一种存储器设备，包括：第一位单元，其中所述第一位单元包括：第一存储器元件，耦合到写入位线；第一写入访问开关，耦合在所述第一存储器元件与地之间；第二存储器元件，耦合到所述写入位线；第二写入访问开关，耦合在所述第二存储器元件与所述地之间；以及第一读取访问开关，耦合在所述第一存储器元件与读取位线之间，其中所述第一读取访问开关的控制输入端耦合到第一读取选择线；以及感测放大器，耦合到所述读取位线。7.根据权利要求6所述的存储器设备，还包括耦合到所述感测放大器的比较器。8.根据权利要求7所述的存储器设备，其中所述比较器包括电压锁存感测放大器。9.根据权利要求6所述的存储器设备，其中所述感测放大器包括电流感测放大器。10.根据权利要求6所述的存储器设备，还包括耦合到所述写入位线的写入驱动器。11.根据权利要求6所述的存储器设备，其中所述第一存储器元件包括第一熔丝，并且所述第二存储器元件包括第二熔丝。12.根据权利要求6所述的存储器设备，其中所述第一写入访问开关的尺寸是所述读取访问开关的尺寸的至少两倍。13.根据权利要求6所述的存储器设备，其中所述第一写入访问开关的控制输入端耦合到第一写入选择线，并且所述第二写入访问开关的控制输入端耦合到第二写入选择线。14.根据权利要求13所述的存储器设备，还包括选择电路，所述选择电路耦合到所述第一写入选择线、所述第二写入选择线和所述第一读取选择线。15.根据权利要求6所述的存储器设备，还包括第二位单元，其中所述第二位单元包括：第三存储器元件，耦合到所述写入位线；第三写入访问开关，耦合在所述第三存储器元件与所述地之间；
第四存储器元件，耦合到所述写入位线；第四写入访问开关，耦合在所述第四存储器元件与所述地之间；以及第二读取访问开关，耦合在所述第三存储器元件与所述读取位线之间，其中所述第二读取访问开关的控制输入端耦合到第二读取选择线。16.根据权利要求15所述的存储器设备，其中所述第一写入访问开关的控制输入端耦合到第一写入选择线，所述第二写入访问开关的控制输入端耦合到第二写入选择线，所述第三写入访问开关的控制输入端耦合到第三写入选择线，并且所述第四写入访问开关的控制输入端耦合到第四写入选择线。17.根据权利要求16所述的存储器设备，还包括选择电路，所述选择电路耦合到所述第一写入选择线、所述第二写入选择线、所述第三写入选择线、所述第四写入选择线、所...

【专利技术属性】
技术研发人员：H，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：