电容安装方法技术

本申请涉及一种将电容（１１２）安装到基片（１００）上的方法，包括将焊剂（１０８）应用于基片（１００）上的各个电容焊盘（１０４，１０６）。将电容（１１２）放在经焊剂处理的电容焊盘（１０４，１０６）上以及在电容（１１２）和基片（１００）上执行回流操作，使得在电容（１１２）和基片（１００）之间形成金属间互联（１２８）。

【技术实现步骤摘要】

本专利技术涉及集成电路(IC)的封装，并且更具体地涉及将电容安装到基片上的方法。
技术介绍
焊膏，焊剂介质中一种高级焊料合金粉末微粒的特别混合膏剂，通常用于电容到基片的安装。图1示出包括将电容安装到基片的形成半导体封装的传统方法10。在第一步骤12中，将焊膏涂到基片上的特定位置，并且在步骤14，使用焊膏将电容安装到基片上。在步骤16，将焊剂涂到基片上的受控塌陷芯片连接(controlled collapse chipconnection，C4)焊盘上，并且在步骤18将凸块集成电路(IC)管芯放在经焊剂处理的C4焊盘上。在步骤20执行回流操作。回流操作熔化焊膏，在电容和基片之间形成焊点。在步骤22，将底层填料涂到基片与凸块IC管芯之间的缝隙中，从而形成半导体封装器件。但是，在用于将电容装配到基片表面上的当前焊料安装工艺中遇到了若干问题。包括焊料结球、竖碑效应和焊料过多。这些问题中的每一个都是使半导体单元成为废品的原因。焊料结球是一种焊接缺陷，其特征在于存在沿焊点的外围边缘存留的微小的焊料球。图2中示出了焊料结球缺陷的实例。在图2中，示出具有第一末端端子32和第二末端端子34的电容30。电容30的第一和第二末端端子32和34通过各自的第一和第二焊点42和44分别安装到基片40上的第一电容焊盘36和第二电容焊盘38。可以看出，在第一焊点42的表面上形成了焊料球46。许多这种焊料球46的存在经常导致电容短路。竖碑效应是元件一端从基片抬起而元件另一端仍与基片结合的一种现象。图3中示出了竖碑效应缺陷的实例。图3示出具有第一末端端子52和第二末端端子54的电容50。电容50的第一末端端子52通过由焊接材料62构成的连接点60结合到基片58上的第一电容焊盘56。如可见的，电容50的第二末端端子54升起并且从基片58上的第二电容焊盘64分离。图3中所示的竖碑效应缺陷可由第一和第二电容焊盘56和64上沉积的焊接材料62体积不同而造成。现在参考图4，描述焊料过多的实例。图4示出具有第一末端端子72和第二末端端子74的电容70。电容70的第一末端端子72和第二末端端子74通过各自的第一和第二焊点82和84分别安装到基片80上的第一电容焊盘76和第二电容焊盘78。但是，由于过多焊料的存在，第一和第二焊点82和84具有凸起的外形90和92(图4中实线所勾画的)，而不是所需的凹陷外形86和88(图4中虚线所勾画的)。焊料过多是不好的，因为太多的焊料会导致桥接缺陷，这将导致电短路。除了丢弃具有焊接问题的半导体单元所造成的损失，当在电容安装工艺中使用焊膏时也发生材料、人力和机器的成本。所有这些都增加整个制造成本。考虑到上述问题，需要一种不使用焊膏而将电容安装到基片的方法。
技术实现思路
本专利技术提供了一种将电容安装到基片的方法。该方法本质上仅包括将焊剂应用于基片上金(Au)或镀金的电容焊盘；将电容放在经焊剂处理的电容焊盘上；以及执行回流操作。电容端子优选地是锡(Sn)或镀锡的。本专利技术还提供了一种形成封装的半导体器件的方法，主要步骤本质上仅包括提供基片；将焊剂应用于基片上的受控塌陷芯片连接(C4)焊盘和各自的金或镀金的电容焊盘；将一个或多个电容放在各自的电容焊盘上并将一个或多个集成电路(IC)管芯放在基片上的C4焊盘上；以及在电容、IC管芯和基片上执行回流操作。优选地，电容端子由锡或镀锡形成。本专利技术还提供了一种形成多芯片组件(MCM)的方法，包括步骤提供基片；将焊剂应用于基片上各个金(Au)或镀金的电容焊盘和各个C4焊盘；将具有锡或镀锡端子的多个电容放在各自的电容焊盘上并且将多个集成电路(IC)管芯放在各自的C4焊盘上；以及在电容、IC管芯和基片上执行回流操作，使得金-锡(Au-Sn)金属间互联形成在基片电容焊盘和各个电容端子之间。将底层填料涂到基片和各个IC管芯之间的多个缝隙中。最后，电容和IC管芯以多个盖子中各自的一个密封，从而形成多芯片组件。附图说明当结合附图阅读时将更好地理解以下对本专利技术优选实施例的具体描述。本专利技术以实例的方式示出并且不受附图限制，附图中相似的参考标号指示相似的元件。应理解，附图不是按比例绘制，并且为了便于理解本专利技术而进行了简化。图1是描述形成封装的半导体器件的传统方法的流程图；图2是在电容和基片之间的焊点表面上形成的焊料球的放大横截面图；图3是一端从基片抬起并且另一端与基片结合的电容的放大横截面图；图4是在电容和基片之间各个焊点中过多的焊料的放大横截面图；图5A是根据本专利技术实施例将焊剂应用于基片上的电容焊盘的放大横截面图；图5B是将电容放在图5A的经焊剂处理的电容焊盘上的放大横截面图；图5C是将集成电路(IC)管芯放在图5B的基片上的放大横截面图；图5D是在图5C的基片、电容和IC管芯上执行回流操作的放大横截面图；图5E是涂到图5D的基片与各个IC管芯之间的缝隙中的底层填料的放大横截面图；图5F是根据本专利技术的实施例形成的多芯片组件(multi-chipmodule，MCM)的放大横截面图；图6是说明根据本专利技术实施例形成封装的半导体器件方法的流程图；图7是金-锡(Au-Sn)系统的相图。具体实施例方式以下结合附图进行的具体描述旨在作为本专利技术的当前优选实施例的描述，并且不旨在代表本专利技术可以实践的唯一形式。应理解，可以由旨在包括在本专利技术的精神和范围内的不同的实施例实现相同或等价的功能。在附图中，遍及附图使用相似的标号指示相似的元件。现在参考图5A到5F和图6，描述根据本专利技术形成封装的半导体器件的方法。图5A示出基片100，其上形成有金属化层102。金属化层102包括一个或多个第一和第二电容焊盘104和106以及多个受控塌陷芯片连接(C4)焊盘(未示出)。第一和第二电容焊盘104和106被镀以金属。通过喷嘴110将焊剂108应用于基片100上的第一和第二电容焊盘104和106。在作为形成封装的半导体器件的工艺150的流程图的图6中，步骤152表示基片100的提供，并且步骤154指示将焊剂108应用于基片100上的各个电容焊盘104和106。基片100优选是比如多层陶瓷(MLC)的陶瓷基片。这种基片在本领域中是已知的并且可从商业途径获得。使用已知的电镀工艺在基片100上形成金属化层102。金属化层102可包括铜(Cu)、锡(Sn)、金(Au)、镍(Ni)、锡-铅(Sn-Pb)焊料或本领域中技术人员所知的其它适合的金属或合金。第一和第二电容焊盘104和106优选地镀有铜(Au)。在一个实施例中，金属化层102与第一和第二电容焊盘镀上Au以到大约0.1微米(μm)的厚度。虽然如此，但本领域的技术人员将理解，本专利技术不应被用于形成金属化层102的金属或合金、金属化层102的厚度、或第一和第二焊盘104和106的厚度限制到特定类型的基片100。尽管图5A中未示出，焊剂108也应用于基片100上的C4焊盘。图6中的步骤156指出焊剂108应用于C4焊盘。焊剂108将氧化物从第一和第二电容焊盘104和106以及C4焊盘除去以帮助其上的金属间结合的形成。依照IPC-J-STD-004标准对焊接焊剂的要求，焊剂108优选是松香类焊剂，比如，松香(R)焊剂或中度活性松香(RMA)焊剂。如可从图5A所见的，在此特定实施例中通过喷射将焊本文档来自技高网...

【技术保护点】
一种将电容安装到基片的方法，包括：将焊剂应用于基片上的各个电容焊盘；将电容放在经焊剂处理的电容焊盘上；以及在电容和基片上执行回流操作。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：卢威耀，冯志成，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]