一种带隙基准电压源电路制造技术

本发明专利技术属于微电子与固体电子学技术领域，涉及一种带隙基准电压源电路，包括：核心电路和误差放大器电路；核心电路包括第一电阻，第二电阻、第一三极管和第二三极管，第一电阻的输出端与第一三极管以及第二三极管的集电极连接，第二三极管的发射极与第二电阻的输入端连接，且第二三极管的基极与第二三极管的集电极连接，第一三极管与第二三极管的集电极分别与误差放大器电路中的第七PMOS管和第八PMOS管的栅极相连；核心电路与误差放大器电路形成负反馈，稳定输出的电压。其具有低误差放大器噪声传递系数，并具有输出噪声低的特性。并具有输出噪声低的特性。并具有输出噪声低的特性。

【技术实现步骤摘要】
一种带隙基准电压源电路


[0001]本专利技术涉及一种低输出噪声的带隙基准电压源电路，属于微电子与固体电子学


技术介绍

[0002]带隙基准源电路是用于在电源电压和环境温度变化的条件下持续输出稳定电压的电路，其广泛存在于各类数字电路和模拟电路之中。随着集成电路技术的发展，对于参考电压源的精度也不断提高。读出电路是制约高精度微机电陀螺的一个瓶颈，而作为读出电路的关键部分，带隙基准电路的1/f噪声影响着微机电陀螺的零偏不稳定性。因此一个低噪声的带隙基准电路可以提升微机电陀螺的性能。
[0003]传统的带隙基准源电路结构之中常包含一个误差反馈放大器使得电路的输出电压稳定,而由于误差放大器的输入参考噪声电压较大，同时其噪声从误差放大器输入端到带隙基准电路输出端的噪声传递系数较大，使得误差放大器的offset和1/f噪声是带隙基准电路的主要噪声源。L.Liu,X.Liao and J.Mu,"A3.6μVrms Noise,3ppm/℃ TC Bandgap Reference with Offset/Noise Suppression and Five
‑
Piece Linear Compensation,"in IEEE Transactions on Circuits and Systems I:Regular Papers,vol.66,no.10,pp.3786
‑
3796,Oct.2019.提出了一种结构使得误差放大器的噪声传递系数降低，但是它的放大系数仍旧大于1。

技术实现思路

[0004]针对上述问题，本专利技术的目的是提供了一种低输出噪声的带隙基准电压源电路，其具有低误差放大器噪声传递系数，并具有输出噪声低的特性。
[0005]为实现上述目的，本专利技术提出了以下技术方案：一种带隙基准电压源电路，包括：核心电路和误差放大器电路；核心电路包括第一电阻，第二电阻、第一三极管和第二三极管，第一电阻的输出端与第一三极管以及第二三极管的集电极连接，第二三极管的发射极与第二电阻的输入端连接，且第二三极管的基极与第二三极管的集电极连接，第一三极管与第二三极管的集电极分别与误差放大器电路中的第七PMOS管和第八PMOS管的栅极相连；核心电路与误差放大器电路形成负反馈，稳定输出的电压。
[0006]进一步，带隙基准电压源电路输出端的噪声传递系数的计算公式为：
[0007][0008]其中，α为噪声传递系数，ΔV
A
是A点电压的变化量，ΔV
B
是B点电压的变化量，ΔV
REF
是输出参考电压的变化量。核心电路的电压输出端产生的带隙电压,g
m
是三极管Q1与Q2的跨导，R1是第一电阻，R2是第二电阻，n是第二三极管和第一三极管的发射极截面积之比。
[0009]进一步，第一电阻两端的电压与温度呈正相关；第二三极管的基极
‑
发射极电压与温度呈负相关，通过调控第一电阻R1和第二电阻R2的比值，核心电路的电压输出端产生与温
度无关的带隙电压。
[0010]进一步，核心电路的电压输出端产生的带隙电压的计算公式为：
[0011][0012]其中，V
BE1
是第一三极管的基极
‑
发射极电压，k是玻尔兹曼常数，T是绝对温度，I
COMP
是高阶补偿结构和核心电路之间通过的电流。
[0013]进一步，核心电路还包括第一NMOS管，第一NMOS管的漏极与电源电压连接，第一NMOS管的源极与第一电阻的输入端连接，第一NMOS管的栅极与误差放大器电路中的第五PMOS管的漏极连接。
[0014]进一步，误差放大器电路包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第二NMOS管、第三NMOS管、第四NMOS管、补偿电容和补偿电阻；第五PMOS管的源极与电源电压连接，第五PMOS管的漏极与第二NMOS管的漏极以及补偿电容的输入端连接；补偿电容的输出端与补偿电阻的第一端相连；补偿电阻R
c
的第二端与第七PMOS管的漏极连接，第二NMOS管的栅极与第三NMOS管的漏极相连；第二NMOS管的源极，第三NMOS管NM3的源极和第四NMOS管的源极均接地；第六PMOS管的源极与电源电压连接，第六PMOS管的漏极与第七PMOS管的源极以及第八PMOS管的源极连接；第七PMOS管与第三NMOS管的漏极连接，第八PMOS管与第四NMOS管的漏极连接，第四NMOS管的栅极与漏极连接。
[0015]进一步，带隙基准电压源电路还包括启动电路、偏置电路和高阶补偿电路，启动电路与偏置电路连接，偏置电路与核心电路连接，启动电路和偏置电路用于保证核心电路工作在正常状态而不是亚稳定状态；高阶补偿电路设置在核心电路和误差放大器电路之间，高阶补偿电路用于补偿核心电路输出带隙电压中的高阶温度项。
[0016]进一步，带隙基准电压源电路包括第九PMOS管，第十PMOS管，第十一PMOS管，第十二PMOS管，第十三PMOS管，第九NMOS管和第五三极管，第九PMOS管的源极与电源电压连接，第九PMOS管的漏极与第十PMOS管的源极连接；第十PMOS管的漏极与第十一PMOS管的源极连接；第十一PMOS管的漏极与第十二PMOS管的源极连接；第十二PMOS管的漏极与第十三PMOS管的源极连接，第十三PMOS管的漏极与第九NMOS管的漏极连接，并与第五三极管的基极连接，第五三极管的发射极与偏置电路连接。
[0017]进一步，偏置电路包括第一PMOS管，第二PMOS管，第三三极管，第四三极管和第五电阻，第五三极管的发射极与第三三极管的集电极连接，第三三极管的集电极还与第一PMOS管的漏极连接，第三三极管的基极与第四三极管的基极连接，第三三极管的发射极与第五电阻的第一端连接，第五电阻的第二端与第四三极管的发射极均接地，第四三极管的集电极与第二PMOS管的漏极连接，第一PMOS管和第二PMOS管的源极均与电源电压连接。
[0018]进一步，高阶补偿电路结构包括：第三PMOS管，第四PMOS管，第十四PMOS管，第十五PMOS管，第十六PMOS管，第十七PMOS管，第三电阻，第四电阻和第五电阻；第三PMOS管的源极和第四PMOS管的源极和电源电压连接，第三PMOS管的漏极与第十四PMOS管和第十五PMOS管的源极相连；第四PMOS管的漏极与第十六PMOS管和第十七PMOS管的源极相连；第十五MOS管的漏极和第十七MOS管的漏极均接地；第十五PMOS管和第十六PMOS管的栅极与误差放大器中的第八PMOS管的栅极相连；第三电阻的第一端与核心电路的第一NMOS管的源极相连，第二端与第十七PMOS管的栅极以及第四电阻的第一端连接；第四电阻的第二端与第十四PMOS
管的栅极以及第五电阻的第一端相连；第五电阻的第二端接地。
[0019]本专利技术由于采取以上技术方案，其具有以下优点：
[0020]1、本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准电压源电路，其特征在于，包括：核心电路和误差放大器电路；所述核心电路包括第一电阻，第二电阻、第一三极管和第二三极管，所述第一电阻为两个，其中一所述第一电阻的输出端与所述第一三极管的集电极连接，另一个所述第一电阻的输出端与第二三极管的集电极连接，第二三极管的发射极与第二电阻的输入端连接，且第二三极管的基极与所述第二三极管的集电极连接，所述第一三极管与所述第二三极管的集电极分别与所述误差放大器电路中的第七PMOS管和第八PMOS管的栅极相连；所述核心电路与所述误差放大器电路形成负反馈，稳定输出的电压。2.如权利要求1所述的带隙基准电压源电路，其特征在于，所述带隙基准电压源电路输出端的噪声传递系数的计算公式为：其中，α为噪声传递系数，ΔV
A
是第二电阻两端电压的变化量，ΔV
B
是B点电压的变化量，ΔV
REF
是输出参考电压的变化量,g
m
是第一三极管与第二三极管的跨导，R1第一电阻，R2是第二电阻，n是第二三极管和第一三极管的发射极截面积之比。3.如权利要求2所述的带隙基准电压源电路，其特征在于，所述第一电阻两端的电压与温度呈正相关；第二三极管的基极
‑
发射极电压与温度呈负相关，通过调控第一电阻R1和第二电阻R2的比值，所述核心电路的电压输出端产生与温度无关的带隙电压。4.如权利要求3所述的带隙基准电压源电路，其特征在于，所述核心电路的电压输出端产生的带隙电压的计算公式为：其中，V
BE1
是所述第一三极管的基极
‑
发射极电压，k是玻尔兹曼常数，T是绝对温度，I
COMP
是高阶补偿结构和核心电路之间通过的电流。5.如权利要求1
‑
4任一项所述的带隙基准电压源电路，其特征在于，所述核心电路还包括第一NMOS管，所述第一NMOS管的漏极与电源电压连接，所述第一NMOS管的源极与两个所述第一电阻的输入端连接，所述第一NMOS管的栅极与所述误差放大器电路中的第五PMOS管的漏极连接。6.如权利要求1
‑
4任一项所述的带隙基准电压源电路，其特征在于，所述误差放大器电路包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第二NMOS管、第三NMOS管、第四NMOS管、补偿电容和补偿电阻；所述第五PMOS管的源极与电源电压连接，所述第五PMOS管的漏极与所述第二NMOS管的漏极以及所述补偿电容的输入端连接；补偿电容的输出端与补偿电阻的第一端相连；补偿电阻R
c
的第二端与所述第七PMOS管的漏极连接，所述第二NMOS管的栅极与所述第三NMOS管的漏极相连；所述第二NMOS管的源极，所述第三NMOS管NM3的源极和所述第四NMOS管的源极均接地；第六PMOS管的源极与...

【专利技术属性】
技术研发人员：魏琦，周斌，廖铧，邹军军，
申请(专利权)人：清华大学，
类型：发明
国别省市：