基准源产生电路以及正温度系数电流产生电路制造技术

本发明专利技术提供了一种基准源产生电路以及正温度系数电流产生电路，基准源产生电路包括：负温度系数模块、正温度系数模块和基准源输出端，其中，负温度系数模块用以提供具有负温度系数的第一电压，正温度系数模块具有电流复制单元、正温度系数电流产生单元和钳位单元，且用以提供具有正温度系数的第二电压，基准源输出端用于输出由第一电压以及第二电压叠加而具有零温度系数的基准电压，其中，电流复制单元与正温度系数电流产生单元之间具有第一节点以及第二节点，钳位单元设置于第二节点与电流复制单元之间，用以使第一节点和第二节点具有相等的电压，本发明专利技术通过设置钳位单元来取代运放，有效地减小了电路的面积，提高了电路的电源抑制比。电源抑制比。电源抑制比。

【技术实现步骤摘要】
基准源产生电路以及正温度系数电流产生电路


[0001]本专利技术涉及半导体集成电路
，尤其涉及一种基准源产生电路以及正温度系数电流产生电路。

技术介绍

[0002]目前，基准源产生电路已作为半导体集成电路中不可缺少的基本模块，广泛地应用于数模转换器、模数转换器、传感器和电源管理芯片中。
[0003]如图1所示，现有技术下的基准源产生电路，是通过运放OP(Operational Amplifier，运算放大器)来控制VX和VY节点的电压相等，从而使得通过电阻R1的电流具有正温度系数，即PTAT(Proportional To Absolute Temperature，与绝对温度成正比)电流。然后，将该PTAT电流作用到电阻R2上，产生具有正温度系数的电压，再叠加由三极管Q2提供的具有负温度系数的电压，从而输出具有零温度系数的基准电压。
[0004]但是，在上述基准源产生电路中，运放不仅会占用较大面积，且若该运放发生失调的现象，将导致该基准源产生电路不能输出具有零温度系数的基准电压，且该基准源产生电路的电源抑制比(Power Supply Rejection Ratio，PSRR)也较差。

技术实现思路

[0005]本专利技术提供了一种基准源产生电路以及正温度系数电流产生电路，诣在解决上文所提到的问题。
[0006]一方面，本专利技术提供了一种基准源产生电路，所述基准源产生电路包括：
[0007]负温度系数模块，用以提供具有负温度系数的第一电压；
[0008]正温度系数模块，与所述负温度系数模块电连接，且具有电流复制单元、正温度系数电流产生单元以及钳位单元，所述正温度系数模块用以提供具有正温度系数的第二电压；以及，
[0009]基准源输出端，用于输出由所述第一电压以及所述第二电压叠加而具有零温度系数的基准电压；
[0010]其中，所述电流复制单元与所述正温度系数电流产生单元之间具有第一节点以及第二节点，所述钳位单元设置于所述第二节点与所述电流复制单元之间，所述钳位单元用以使所述第一节点和所述第二节点具有相等的电压。
[0011]进一步优选的，所述钳位单元包括原生NMOS晶体管，所述原生NMOS晶体管的阈值电压为零，其中，所述原生NMOS晶体管的栅极与所述第一节点电连接，所述原生NMOS晶体管的源极与所述第二节点电连接，所述原生NMOS晶体管的漏极与所述电流复制单元电连接。
[0012]进一步优选的，所述基准源产生电路还包括启动模块，所述启动模块包括第一PMOS晶体管、第二PMOS晶体管和第一NMOS晶体管，其中：
[0013]所述第一PMOS晶体管的源极接至电源电压，所述第一PMOS晶体管的栅极与所述电流复制单元电连接，所述第一PMOS晶体管的漏极与所述第二PMOS晶体管的栅极以及所述第
一NMOS晶体管的栅极和漏极电连接；
[0014]所述第二PMOS晶体管的源极接至电源电压，所述第二PMOS晶体管的漏极与所述原生NMOS晶体管的栅极电连接；
[0015]所述第一NMOS晶体管的源极接地。
[0016]进一步优选的，所述第一PMOS晶体管具有第一宽长比，所述第一NMOS晶体管具有第二宽长比，其中，所述第一宽长比大于所述第二宽长比。
[0017]进一步优选的，所述正温度系数模块包括第一三极管、第二三极管和第二电阻，其中：
[0018]所述第一三极管的集电极和基极共同电连接至第一节点；
[0019]所述原生NMOS晶体管的栅极与所述第一三极管的基极以及第二三极管的基极电连接；
[0020]所述第二三极管的集电极为所述第二节点。
[0021]进一步优选的，所述基准源产生电路还包括启动模块，所述启动模块包括第三PMOS晶体管、第二NMOS晶体管和第三NMOS晶体管，其中：
[0022]所述第三PMOS晶体管的栅极和漏极电连接，并与所述第二NMOS晶体管的漏极以及所述第三NMOS晶体管的栅极电连接，所述第三PMOS晶体管的源极接至电源电压；
[0023]所述第二NMOS晶体管的栅极连接所述基准源输出端，所述第二NMOS晶体管的源极接地；
[0024]所述第三NMOS晶体管的漏极与所述电流复制单元电连接，所述第三NMOS晶体管的源极接地。
[0025]进一步优选的，所述基准源产生电路还包括启动模块，所述启动模块包括第一电阻、第四NMOS晶体管、第五NMOS晶体管和第六NMOS晶体管，其中：
[0026]所述第一电阻的一端接至电源电压，另一端与所述第四NMOS晶体管的栅极以及所述第五NMOS晶体管的漏极电连接；
[0027]所述第四NMOS晶体管的漏极与所述电流复制单元电连接，所述第四NMOS晶体管的源极与所述第六NMOS晶体管的栅极和漏极电连接；
[0028]所述第五NMOS晶体管的栅极与所述第一节点电连接，所述第五NMOS晶体管的源极以及所述第六NMOS晶体管的源极接地。
[0029]另一方面，本专利技术还提供了一种正温度系数电流产生电路，所述正温度系数电流产生电路包括第一三极管、第二三极管、第二电阻和原生NMOS晶体管，其中：
[0030]所述第一三极管的集电极和基极电连接；
[0031]所述原生NMOS晶体管的栅极与所述第一三极管的基极以及第二三极管的基极电连接，所述原生NMOS晶体管的源极与所述第二三极管的集电极电连接。
[0032]另一方面，本专利技术还提供了一种基准源产生电路，所述基准源产生电路包括上述正温度系数电流产生电路。
[0033]进一步优选的，所述基准源产生电路还包括电流复制单元、第三电阻和第三三极管，其中：
[0034]所述电流复制单元将所述正温度系数电流产生电路产生的正温度系数电流提供至所述第三电阻，所述第三三极管与所述第三电阻串联，所述第三三极管的集电极和基极
电连接。
[0035]本专利技术的有益效果为：本专利技术提供了一种基准源产生电路，包括：电连接的负温度系数模块、正温度系数模块以及基准源输出端，其中，负温度系数模块用以提供具有负温度系数的第一电压，正温度系数模块具有电流复制单元、正温度系数电流产生单元以及钳位单元，且用以提供具有正温度系数的第二电压，基准源输出端用于输出由第一电压以及第二电压叠加而具有零温度系数的基准电压，且其中，电流复制单元与正温度系数电流产生单元之间具有第一节点以及第二节点，钳位单元设置于第二节点与电流复制单元之间，并用以使第一节点和第二节点具有相等的电压，在本专利技术提供的基准源产生电路中，通过设置钳位单元来取代运放，有效地减小了电路的面积，且钳位单元可以提高电路的电源抑制比。
附图说明
[0036]为了更清楚地说明本专利技术的技术方案，下面将对根据本专利技术而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基准源产生电路，其特征在于，所述基准源产生电路包括：负温度系数模块，用以提供具有负温度系数的第一电压；正温度系数模块，与所述负温度系数模块电连接，且具有电流复制单元、正温度系数电流产生单元以及钳位单元，所述正温度系数模块用以提供具有正温度系数的第二电压；以及，基准源输出端，用于输出由所述第一电压以及所述第二电压叠加而具有零温度系数的基准电压；其中，所述电流复制单元与所述正温度系数电流产生单元之间具有第一节点以及第二节点，所述钳位单元设置于所述第二节点与所述电流复制单元之间，所述钳位单元用以使所述第一节点和所述第二节点具有相等的电压。2.根据权利要求1所述的基准源产生电路，其特征在于，所述钳位单元包括原生NMOS晶体管，所述原生NMOS晶体管的阈值电压为零，其中，所述原生NMOS晶体管的栅极与所述第一节点电连接，所述原生NMOS晶体管的源极与所述第二节点电连接，所述原生NMOS晶体管的漏极与所述电流复制单元电连接。3.根据权利要求2所述的基准源产生电路，其特征在于，所述基准源产生电路还包括启动模块，所述启动模块包括第一PMOS晶体管、第二PMOS晶体管和第一NMOS晶体管，其中：所述第一PMOS晶体管的源极接至电源电压，所述第一PMOS晶体管的栅极与所述电流复制单元电连接，所述第一PMOS晶体管的漏极与所述第二PMOS晶体管的栅极以及所述第一NMOS晶体管的栅极和漏极电连接；所述第二PMOS晶体管的源极接至电源电压，所述第二PMOS晶体管的漏极与所述原生NMOS晶体管的栅极电连接；所述第一NMOS晶体管的源极接地。4.根据权利要求3所述的基准源产生电路，其特征在于，所述第一PMOS晶体管具有第一宽长比，所述第一NMOS晶体管具有第二宽长比，其中，所述第一宽长比大于所述第二宽长比。5.根据权利要求2所述的基准源产生电路，其特征在于，所述正温度系数模块包括第一三极管、第二三极管和第二电阻，其中：所述第一三极管的集电极和基极共同电连接至第一节点；所述原生NMOS晶体管的栅极与所述第一三极管的基极以及第二三极管的基极电连接；所述第二三...

【专利技术属性】
技术研发人员：刘亚平，刘铭，孙锋锋，
申请(专利权)人：兆易创新科技集团股份有限公司，
类型：发明
国别省市：