一种低功耗的基准电压源制造技术

本发明专利技术公开一种低功耗的基准电压源，该低功耗的基准电压源包括：偏置补偿电路，包括N级PMOS管，用于为基准电压源提供偏置电流；基准电压输出电路，包括N级自共源共栅结构，用于产生并输出基准电压；其中，所述偏置补偿电路的N个输出端与所述基准电压输出电路的N个输入端对应连接；N为大于或等于2的整数。本发明专利技术采用全CMOS结构的基准电压源，只需要较低的电源电压和较小的偏置电流，同时，无需设置电阻器件，大幅减少占用芯片面积，提高芯片利用率，基准电压输出电路中采用同一类型的MOS晶体管，利用N级自共源共栅结构的堆叠，降低基准电压源功耗的同时实现输出基准电压可调节。功耗的同时实现输出基准电压可调节。功耗的同时实现输出基准电压可调节。

【技术实现步骤摘要】
一种低功耗的基准电压源


[0001]本专利技术涉及基准电压源设计领域，具体涉及一种低功耗的基准电压源。

技术介绍

[0002]随着物联网和便携式设备的迅猛发展，设备小型化、便携化和低功耗已经成为目前发展的方向。基准源电路作为模拟集成电路的重要基本模块，能够提供对电源电压、温度和工艺变化不敏感的基准电压，被广泛应用于模数转换器、数模转化器、锁相环以及动态存储器等电路。这些电路是构成各类芯片和电子设备的基础，因此，为了满足各类电子产品对功耗和体积的要求，迫切需要研发出具有超低功耗以及体积小的电压基准源。
[0003]传统的带隙基准源可以输出随电源电压和温度变化很小的基准电压，但它需使用双极性型晶体管器件，这限制了电压基准工作的最小电源电压和偏置电流，使得功耗难以减低。同时带隙基准需要电阻器件调节基准电压的温度特性，在电流很低的情况下，所需的电阻很大，这会导致占用较大的芯片面积。
[0004]现阶段对于全CMOS基准电压源的研究主要集中在提出不同的基准电压的产生方式和提高性能的这两个方向。其中，基准电压的产生方式较为常用的是由两个NMOS所组成的自共源共栅结构，它利用两个NMOS管的阈值差形成负温度系数的电压，V
T
产生正温度系数的电压。但对于目前自共源共栅结构的两个晶体管阈值差的构造存在两个问题。
[0005]一是若是采用两种不同类型的晶体管来构造阈值差（一个为高阈值晶体管，另一个为低阈值晶体管），由于不同的掺杂工艺，两种类型的晶体管可能位于不同的工艺角落，这会使得它们对工艺变化更敏感。同时，这种结构在理论上只能产生固定的输出电压。
[0006]二是若采用同一类型的晶体管利用短沟道长度效应来形成阈值差，这虽然能消除使用不同类型的晶体管所产生的工艺偏差，但这种方案往往产生的基准电压值很小（低于100mV），这极大的限制了基准电压源的应用场景。

技术实现思路

[0007]为解决上述问题，本专利技术提供了一种低功耗的基准电压源，通过采用同一类型的MOS晶体管，利用体效应、短沟道长度效应和自共源共栅结构的堆叠来实现输出基准电压可调的低功耗基准电压源。本专利技术的具体技术方案如下：一种低功耗的基准电压源，所述基准电压源包括：偏置补偿电路，包括N级PMOS管，用于为基准电压源提供偏置电流；基准电压输出电路，包括N级自共源共栅结构，用于产生并输出基准电压；其中，所述偏置补偿电路的N个输出端与所述基准电压输出电路的N个输入端对应连接；N为大于或等于2的整数。
[0008]与传统的带隙基准源相比，本技术方案中采用全CMOS结构的基准电压源，利用工作在亚阈值区的MOS管产生基准电压，这种结构的基准电压源只需要较低的电源电压和较小的偏置电流，同时，这种采用全CMOS结构的基准电压源无需设置电阻器件，大幅减少占用芯片面积，提高芯片利用率，基准电压输出电路中采用同一类型的MOS晶体管，利用N级自共
源共栅结构的堆叠，降低基准电压源功耗的同时实现输出基准电压可调节。
[0009]进一步地，所述偏置补偿电路的N级PMOS管中每一级PMOS管的漏极作为所述偏置补偿电路的一个输出端与所述基准电压输出电路的对应一个输入端相连接。本技术方案将N级PMOS管中的每一级PMOS管的漏极作为偏置补偿电路的输出端，与所述基准电压输出电路的对应一个输入端连接，从而实现所述偏置补偿电路提供偏置补偿电流。
[0010]进一步地，所述偏置补偿电路中每一级PMOS管的源极与同一级PMOS管的栅极相连接。与现有技术相比，本技术方案中将偏置补偿电路中每一级PMOS管的源极与同一级PMOS管的栅极相连接，使得PMOS管的栅源电压V
GS
=0，从而实现为基准电压源提供偏置电流，降低电压基准的功耗，实现整体基准电压源的低功耗输出。
[0011]进一步地，所述基准电压源还包括电源，所述偏置补偿电路中每一级PMOS管的衬底与电源相连接，且每一级PMOS管的源极与同一级PMOS管的栅极的连接点与电源相连接。与现有技术相比，本技术方案中将所述偏置补偿电路中的N级PMOS管分别与电源相连接，使得电源上电时，该偏置补偿电路中不存在零电流支路，因此该基准电压源无需设计启动电路，整体基准电压源的电路结构更为简单，能够有效减少占用芯片面积。
[0012]进一步地，每一级自共源共栅结构包括一个1号NMOS管和一个2号NMOS管；每一级自共源共栅结构的2号NMOS管的漏极作为所述基准电压输出电路的一个输入端与所述偏置补偿电路对应一个输出端连接。本技术方案中采用同种类型的两个MOS管组成一级自共源共栅结构，通过自共源共栅结构提供正温度系数和负温度系数，使得基准电压源受温度影响变化较小，并且利用两个MOS管的短沟道长度效应形成阈值差，通过N级自共源共栅结构的叠加，解决了目前采用同种类型MOS管输出的基准电压大小受限制的问题。
[0013]进一步地，每一级自共源共栅结构中的1号NMOS管的栅极与2号NMOS管的栅极相连接；每一级自共源共栅结构中的1号NMOS管的漏极与2号NMOS管的源极相连接；每一级自共源共栅结构中的1号NMOS管的衬底与地线相连接。本技术方案中将每一级自共源共栅结构中的两个NMOS管的栅极相连接以实现共栅结构。
[0014]进一步地，每一级自共源共栅结构中的2号NMOS管的栅极与同一级自共源共栅结构的2号NMOS管的漏极相连接。
[0015]进一步地，第N级自共源共栅结构的1号NMOS管的漏极与第N级自共源共栅结构的2号NMOS管的源极的连接点作为所述基准电压输出电路的输出端，用于输出基准电压。本技术方案中将最后一级的1号NMOS管的漏极与2号NMOS管的源极的连接点作为基准电压输出电路的输出端，以输出经过N级自共源共栅结构调节后的基准电压，本结构通过调节N级自共源共栅结构的级数从而实现对基准电压源输出的基准电压的调节，同时，本结构通过N级自共源共栅结构的堆叠从而消除体效应的影响。
[0016]进一步地，第k
‑
1级自共源共栅结构的1号NMOS管的漏极和第k
‑
1级自共源共栅结构的2号NMOS管的源极的连接点与第k级自共源共栅结构的1号NMOS管的源极相连接；其中，k为大于或等于2，且小于或等于N的整数。本技术方案通过将第k
‑
1级自共源共栅结构的1号NMOS管的漏极和第k
‑
1级自共源共栅结构的2号NMOS管的源极的连接点与第k级自共源共栅结构的1号NMOS管的源极相连接，从而实现N级自共源共栅结构之间的连通。
[0017]进一步地，第1级自共源共栅结构的1号NMOS管的源极与地线相连接。
[0018]进一步地，每一级自共源共栅结构的2号NMOS管的衬底与所述基准电压输出电路
的输出端相连接。与现有技术相比，本技术方案中的基准电压源采用反馈连接方式，将基准电压输出电路的输出反馈连接到每一级自共源共栅结构的2号NMOS管的体电位上，便于计算得到输出的基准电压值。
附图说明<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗的基准电压源，其特征在于，所述基准电压源包括：偏置补偿电路，包括N级PMOS管，用于为基准电压输出电路提供偏置电流；基准电压输出电路，包括N级自共源共栅结构，用于产生并输出基准电压；其中，所述偏置补偿电路的N级PMOS管与所述基准电压输出电路的N级自共源共栅结构一一对应连接；N为大于或等于2的整数。2.根据权利要求1所述的低功耗的基准电压源，其特征在于，所述偏置补偿电路的N级PMOS管中每一级PMOS管的漏极作为所述偏置补偿电路的一个输出端与所述基准电压输出电路的对应一个输入端相连接。3.根据权利要求2所述的低功耗的基准电压源，其特征在于，所述偏置补偿电路中每一级PMOS管的源极与同一级PMOS管的栅极相连接。4.根据权利要求3所述的低功耗的基准电压源，其特征在于，所述基准电压源还包括电源，所述偏置补偿电路中每一级PMOS管的衬底与电源相连接，且每一级PMOS管的源极与同一级PMOS管的栅极的连接点与电源相连接。5.根据权利要求1所述的低功耗的基准电压源，其特征在于，每一级自共源共栅结构包括一个1号NMOS管和一个2号NMOS管；每一级自共源共栅结构的2号NMOS管的漏极作为所述基准电压输出电路的一个输入端与所述偏置补偿电路对应一个输出端连接。6.根据权利要求5所述的低功耗的基准电压源，其特征在于，每一...

【专利技术属性】
技术研发人员：向耀明，赵伟兵，滕庆宇，
申请(专利权)人：珠海一微半导体股份有限公司，
类型：发明
国别省市：