行波进位加法器、进位选择加法器、多级进位选择加法器以及盒式滤波器制造技术

本发明专利技术公开了量子元胞自动机领域的行波进位加法器、进位选择加法器、多级进位选择加法器以及盒式滤波器。其中，行波进位加法器是基于量子元胞自动机技术设置，行波进位加法器的各位全加器均包括由多个量子元胞共面交叉构成的互连的异或逻辑门和多数逻辑门，能够减少电路的逻辑门的数量，以减少量子元胞的使用数量，降低电路延迟；进位选择加法器利用两个行波进位加法器实现；多级进位选择加法器是通过多个进位选择加法器级联获得；将多级进位选择加法器应用于盒式滤波器，不仅能够大幅减少量子元胞数量的使用，还能减少运算时间、减少电路的延迟。电路的延迟。

【技术实现步骤摘要】
行波进位加法器、进位选择加法器、多级进位选择加法器以及盒式滤波器


[0001]本专利技术属于量子细胞自动机
，具体涉及行波进位加法器、进位选择加法器、多级进位选择加法器以及盒式滤波器。

技术介绍

[0002]由于互补性氧化金属半导体（Complementary Metal
‑
Oxide Semiconductor，CMOS）技术以及现代电子工艺的快速发展，CMOS器件的尺寸逐渐减小。但传统的CMOS技术仍面临载流子效应、高功耗以及串扰等难题。
[0003]近年来，量子元胞自动机(Quantum Cellular Automaton，QCA)技术因低功耗、高效且占用面积小等优点受到广泛关注，并作为代替CMOS技术的新技术之一。
[0004]盒式滤波器为线性滤波，用于求像素之和，并广泛应用于各领域中，极大地提高了各领域的运算速率。
[0005]但由于盒式滤波器的加法运算是串行设置的，串行加法运算效率较低，因此需要进一步提高盒式滤波器的运算速率。

技术实现思路

[0006]本专利技术的目本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.行波进位加法器，其特征是，包括N1位全加器；各位全加器均包括由多个量子元胞共面交叉构成的互连的异或逻辑门和多数逻辑门；各相邻两位的全加器均有上一位全加器多数逻辑门的进位输出端连接下一位全加器多数逻辑门的进位输入端。2.根据权利要求1所述的行波进位加法器，其特征是，所述量子元胞的数量为13。3.根据权利要求1所述的行波进位加法器，其特征是，所述N1为4。4.根据权利要求1所述的行波进位加法器，其特征是，所述全加器的全加器输出和以及全加器进位输出包括下式：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)式中，表示全加器进位输出，表示多数逻辑门， 、分别表示加数和被加数， 表示上一位全加器的全加器进位输入，第一位全加器的为初始进位输入，表示全加器输出和，表示对取反，表示对取反。5.具有权利要求1
‑
4任一项所述的行波进位加法器的进位选择加法器，其特征是，包括选择器、第一行波进位加法器和第二行波进位加法器；所述第一行波进位加法器的进位为0，第二行波进位加法器的进位为1；所述选择器连接各行波进位加法器的各位全加器：当初始进位输入为0时，选择器选择第一行波进位加法器末位全加器的全加器进位输出作为进位选择加法器的加法器进位输出；...

【专利技术属性】
技术研发人员：周先春，王博文，汪志飞，崔程程，
申请(专利权)人：南京信息工程大学，
类型：发明
国别省市：