计算多个值中最小值或最大值的基于优先级编码器的技术制造技术

公开了计算多个值中最小值或最大值的基于优先级编码器的技术。在各个实施例中，确定多个输入值的最大值或最小值。对于一组可能值中的每一个，设置对应的检测结果以指示所述输入值中的至少一个是否与所述可能值匹配。检测结果用于确定多个输入值中的最大值或最小值。结果用于确定多个输入值中的最大值或最小值。结果用于确定多个输入值中的最大值或最小值。

【技术实现步骤摘要】
计算多个值中最小值或最大值的基于优先级编码器的技术


[0001]各个实施例总体上涉及计算机处理系统，并且更具体地涉及用于计算多个值中的最小值或最大值的基于优先级编码器的技术。

技术介绍

[0002]浮点矩阵乘法是许多机器学习算法的基本构建块。m
×
n矩阵A与n
×
p矩阵B之间的矩阵相乘产生m
×
p矩阵C，其中，C的元素c
ij
是A的i行与B的j列的点积，并且因此可以表示为为了以高吞吐量执行浮点矩阵乘法，一些处理器包括被称为“浮点矩阵乘法数据路径”的专用硬件组件的集合。
[0003]在许多浮点矩阵乘法数据路径中，每一浮点值以尾数
×2指数
的格式表示。尾数是经由位序列表示的整数，而指数是经由较短位序列表示的整数。为了在计算多个浮点值的总和(例如，n个乘积a
ik b
kj
)时有效地校准尾数上的小数点，数据路径通常计算多个值中的最大指数且将每一个值右移该最大指数与该值的指数之间的差。
[0004]计算n个指数中的最大值的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路，包括：第一多个检测子电路，其中包括在所述第一多个检测子电路中的每个检测子电路计算包括在第一多个检测结果中的不同检测结果，并且指示包括在多个输入值中的至少一个输入值是否等于不同的整数；以及第一编码器，其耦合至所述第一多个检测子电路，所述第一编码器：从第一编码器输入数据确定第一活动位或最后活动位，其中包括在所述第一多个检测结果中的每个检测结果包括所述第一编码器输入数据中的不同的位；以及对与所述第一活动位或所述最后活动位相关联的位位置进行编码以生成最大值或最小值。2.根据权利要求1所述的电路，其中所述第一编码器生成所述最大值，并且所述电路还包括：第一多个反相器，其耦合至所述第一多个检测子电路，所述第一多个反相器对多个源值取反以生成所述多个输入值；以及第二多个反相器，其耦合至所述第一编码器，所述第二多个反相器对所述最大值取反以生成所述最小值。3.根据权利要求1所述的电路，其中所述第一编码器包括并行优先级编码器或拖尾一检测器。4.根据权利要求1所述的电路，其中包括在所述第一多个检测子电路中的第一检测子电路包括：多个匹配检测器；以及OR组件，其耦合至所述多个匹配检测器。5.根据权利要求1所述的电路，还包括：多个管线化触发器，其耦合至所述第一编码器，所述多个管线化触发器存储所述最大值或所述最小值。6.根据权利要求1所述的电路，其中所述多个输入值与多个全部输入值中的最高位位置序列相对应，经由全部最大值或全部最小值的所述最高位位置序列来表示所述最大值或所述最小值，并且所述电路还包括：掩码子电路，其耦合至所述第一编码器，所述掩码子电路基于所述多个全部输入值和所述最大值或所述最小值生成与下一位位置序列相关联的多个下一值；第二多个检测子电路，其耦合至所述掩码子电路，所述第二多个检测子电路计算第二多个检测结果；以及第二编码器，其耦接至所述第二多个检测子电路，所述第二编码器确定经由所述全部最大值或所述全部最小值的所述下一位位置序列来表示的下一最大值或下一最小值。7.根据权利要求6所述的电路，还包括：多个管线化触发器，其耦合至所述掩码子电路，所述多个管线化触发器存储所述多个下一值。8.根据权利要求6所述的电路，其中所述全部最大值或所述全部最小值包括所述多个全部输入值中的最大值或最小值。9.根据权利要求1所述的电路，其中所述第一编码器输入数据的最低有效位或最高有
效位包括二进制值1。10.根据权利要求1所述的电路，其中包括在所述第一多个检测子电路中的检测子电路的数量是2的包括在所述多个输入值中的每个输入值中的位的数量次方减1。11.根据权利要求1所述的电路，其中所述电路包括最大值电路，所述最大值电路被包括在浮点矩阵乘法数据路径或管线化浮点矩阵乘法数据路径中。12.一种用于执...

【专利技术属性】
技术研发人员：I，
申请(专利权)人：辉达公司，
类型：发明
国别省市：