LED芯片制备方法及LED芯片技术

本发明专利技术提供一种LED芯片制备方法及LED芯片，通过对衬底上的外延层执行光刻，形成DE边与mesa边齐平的mesa/DE沟槽，执行第一次ISO光刻，将外延层表面沉积的SiO2绝缘层图形化后沉积透明导电薄膜层，执行第二次ISO光刻，将透明导电薄膜层上沉积的第一金属膜层图形化，执行两次DBR光刻，将具有第一金属膜层的外延层表面沉积的DBR层图形化并形成切割道，执行光刻，将图形化的DBR层上沉积的第二金属膜层图形化，通过二次光刻技术，能够将切割道中的SiO2和DBR刻开，避免了在切割和劈裂时引起破碎，提高了LED芯片的可靠性，且DE边与mesa边齐平增大了LED芯片的有效面积或外延层上的有效颗粒数。数。数。

【技术实现步骤摘要】
LED芯片制备方法及LED芯片


[0001]本专利技术涉及LED制造
，尤其涉及一种LED芯片制备方法及LED芯片。

技术介绍

[0002]目前显示领域主要采用倒装结构的LED，该倒装结构的LED主要有3类：第1类是单层DBR；第2类是双ISO结构，该双ISO结构为一层DBR和一层厚SiO2，或者该双ISO结构为一层DBR和一层SiN
x
；第3类是Ag镜和双ISO结构。
[0003]这3类倒装结构的LED对切割道中的DBR和SiO2均未做任何处理，比较厚和脆，在切割和劈裂的过程中，DBR和SiO2膜层容易碎，导致LED的可靠性出现问题。

技术实现思路

[0004]有鉴于此，本专利技术实施例提供一种LED芯片制备方法及LED芯片，以实现提高LED芯片的可靠性的目的。
[0005]为实现上述目的，本专利技术实施例提供如下技术方案：
[0006]本专利技术实施例第一方面公开了一种LED芯片制备方法，所述方法包括：
[0007]提供一衬底；
[0008]在所述衬底上形成外延层，所述外延层由下至上包括N型GaN层、多量子阱层和P型GaN层；
[0009]执行光刻，形成mesa/DE沟槽，其中，所述DE沟槽底部为暴露的衬底，DE边与mesa边齐平；
[0010]在所述DE沟槽底部暴露出衬底的外延层表面沉积SiO2绝缘层，执行第一次ISO光刻，形成图形化的SiO2绝缘层；
[0011]在形成有图形化的SiO2绝缘层的外延层表面沉积透明导电薄膜层并进行退火处理；
[0012]在形成有透明导电薄膜层的外延层表面蒸镀第一金属膜层，执行第二次ISO光刻，形成图形化的第一金属膜层；
[0013]在形成有图形化的第一金属膜层的外延层表面蒸镀DBR层，执行两次DBR光刻，形成DBR孔和切割道，其中，所述切割道位于所述DE沟槽中；
[0014]在形成有DBR孔和切割道的DBR层的外延层表面蒸镀第二金属膜层，执行光刻，形成图形化的第二金属膜层。
[0015]可选的，执行光刻，形成mesa/DE沟槽包括：
[0016]在外延层表面设置光刻胶并执行光刻，制备得到mesa光刻图形，采用所述mesa光刻图形作为掩膜，刻蚀所述P型GaN层、多量子阱层和N型GaN层，形成与所述mesa光刻图形匹配的mesa；
[0017]在形成有与所述mesa光刻图形匹配的mesa的外延层表面设置厚度取值范围为10至18μm的正性光刻胶；
[0018]在软烤温度取值范围为90至100℃，软烤时间取值范围为100至300s，曝光量取值范围为270至400mj，显影时间取值范围为80至160s，坚膜温度取值范围为100至140℃，坚膜时间取值范围为15至40min的光刻条件下制备DE沟槽光刻图形；
[0019]采用所述DE沟槽光刻图形作为掩膜，刻蚀N型GaN层，形成与所述DE沟槽光刻图形匹配的DE沟槽。
[0020]可选的，在所述DE沟槽底部暴露出衬底的外延层表面沉积SiO2绝缘层，执行第一次ISO光刻，形成图形化的SiO2绝缘层包括：
[0021]在所述DE沟槽底部暴露出衬底的外延层表面沉积厚度取值范围为2300至10000A的SiO2绝缘层；
[0022]在所述SiO2绝缘层上设置正性光刻胶并进行图形化；
[0023]采用图形化的正性光刻胶作为掩模，湿法腐蚀所述SiO2绝缘层，形成图形化的SiO2绝缘层。
[0024]可选的，在形成有图形化的SiO2绝缘层的外延层表面沉积透明导电薄膜层并进行退火处理包括：
[0025]在所述形成有图形化的SiO2绝缘层的外延层表面沉积厚度取值范围为600至1100A的透明导电薄膜层；
[0026]在温度取值范围为500至650℃，时间取值范围为1至10min的退火条件下，采用快速退火炉对所述透明导电薄膜层进行退火处理。
[0027]可选的，在形成有透明导电薄膜层的外延层表面蒸镀第一金属膜层，执行第二次ISO光刻，形成图形化的第一金属膜层包括：
[0028]在所述形成有透明导电薄膜层的外延层表面设置负性光刻胶并进行图形化；
[0029]采用图形化的负性光刻胶作为掩模，蒸镀厚度取值范围为1.3至2.1μm的第一金属膜层；
[0030]剥离负性光刻胶上的第一金属膜层，去除负性光刻胶，形成图形化的第一金属膜层。
[0031]可选的，在形成有图形化的第一金属膜层的外延层表面蒸镀DBR层，执行两次DBR光刻，形成DBR孔和切割道包括：
[0032]在所述形成有图形化的第一金属膜层的外延层表面蒸镀DBR层；
[0033]在所述DBR层上设置厚度取值范围为12至18μm的正性光刻胶；
[0034]在软烤温度取值范围为90至100℃，软烤时间取值范围为100至300s，曝光量取值范围为270至400mj，显影时间取值范围为80至160s，坚膜温度取值范围为100至140℃，坚膜时间取值范围为15至40min的光刻条件下制备第一DBR光刻图形；
[0035]在形成有第一DBR光刻图形的DBR层上设置负性光刻胶；
[0036]在软烤温度取值范围为90至100℃，软烤时间取值范围为100至300s，曝光量取值范围为100至200mj，曝光后烘温度取值范围为100至120℃，曝光后烘时间取值范围为90至160s，显影时间取值范围为60至100s的光刻条件下制备第二DBR光刻图形；
[0037]基于所述第一DBR光刻图形刻蚀DBR层，形成DBR孔；
[0038]基于所述第一DBR光刻图形和第二DBR光刻图形刻蚀DBR层，形成切割道。
[0039]可选的，基于所述第一DBR光刻图形刻蚀DBR层，形成具有倒角的DBR孔。
[0040]可选的，基于所述第一DBR光刻图形和第二DBR光刻图形刻蚀DBR层，形成具有直角的切割道。
[0041]可选的，在形成有DBR孔和切割道的DBR层的外延层表面蒸镀第二金属膜层，执行光刻，形成图形化的第二金属膜层包括：
[0042]在所述形成有DBR孔和切割道的DBR层的外延层表面设置负性光刻胶并图形化；
[0043]采用图形化的负性光刻胶作为掩模，蒸镀厚度取值范围为1.3至2.1μm的第二金属膜层；
[0044]剥离负性光刻胶上的第二金属膜层，去除负性光刻胶，形成图形化的第二金属膜层。
[0045]本专利技术实施例第二方面公开了一种LED芯片，根据本专利技术实施例第一方面公开的LED芯片制备方法制备得到，所述LED芯片包括：
[0046]衬底；
[0047]设置于所述衬底上的外延层，所述外延层由下至上包括N型GaN层、多量子阱层和P型GaN层；
[0048]mesa/DE沟槽，其中，所述DE沟槽底部为暴露的衬底，DE边与mesa边齐平；
[0049]设置于所述P型GaN层上的图形化的SiO2绝缘层；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LED芯片制备方法，其特征在于，所述方法包括：提供一衬底；在所述衬底上形成外延层，所述外延层由下至上包括N型GaN层、多量子阱层和P型GaN层；执行光刻，形成mesa/DE沟槽，其中，所述DE沟槽底部为暴露的衬底，DE边与mesa边齐平；在所述DE沟槽底部暴露出衬底的外延层表面沉积SiO2绝缘层，执行第一次ISO光刻，形成图形化的SiO2绝缘层；在形成有图形化的SiO2绝缘层的外延层表面沉积透明导电薄膜层并进行退火处理；在形成有透明导电薄膜层的外延层表面蒸镀第一金属膜层，执行第二次ISO光刻，形成图形化的第一金属膜层；在形成有图形化的第一金属膜层的外延层表面蒸镀DBR层，执行两次DBR光刻，形成DBR孔和切割道，其中，所述切割道位于所述DE沟槽中；在形成有DBR孔和切割道的DBR层的外延层表面蒸镀第二金属膜层，执行光刻，形成图形化的第二金属膜层。2.根据权利要求1所述的方法，其特征在于，执行光刻，形成mesa/DE沟槽包括：在外延层表面设置光刻胶并执行光刻，制备得到mesa光刻图形，采用所述mesa光刻图形作为掩膜，刻蚀所述P型GaN层、多量子阱层和N型GaN层，形成与所述mesa光刻图形匹配的mesa；在形成有与所述mesa光刻图形匹配的mesa的外延层表面设置厚度取值范围为10至18um的正性光刻胶；在软烤温度取值范围为90至100℃，软烤时间取值范围为100至300s，曝光量取值范围为270至400mj，显影时间取值范围为80至160s，坚膜温度取值范围为100至140℃，坚膜时间取值范围为15至40min的光刻条件下制备DE沟槽光刻图形；采用所述DE沟槽光刻图形作为掩膜，刻蚀N型GaN层，形成与所述DE沟槽光刻图形匹配的DE沟槽。3.根据权利要求1所述的方法，其特征在于，在所述DE沟槽底部暴露出衬底的外延层表面沉积SiO2绝缘层，执行第一次ISO光刻，形成图形化的SiO2绝缘层包括：在所述DE沟槽底部暴露出衬底的外延层表面沉积厚度取值范围为2300至10000A的SiO2绝缘层；在所述SiO2绝缘层上设置正性光刻胶并进行图形化；采用图形化的正性光刻胶作为掩模，湿法腐蚀所述SiO2绝缘层，形成图形化的SiO2绝缘层。4.根据权利要求1所述的方法，其特征在于，在形成有图形化的SiO2绝缘层的外延层表面沉积透明导电薄膜层并进行退火处理包括：在所述形成有图形化的SiO2绝缘层的外延层表面沉积厚度取值范围为600至1100A的透明导电薄膜层；在温度取值范围为500至650℃，时间取值范围为1至10min的退火条件下，采用快速退火炉对所述透明导电薄膜层进行退火处理。
5.根据权利要求1所述的方法，其特征在于，在形成有透明导电薄膜层的外延层表面蒸镀第一金属膜层，执行第二次ISO光刻，形成图形化的第一金属膜层包括：在所述形成有透明导电薄膜...

【专利技术属性】
技术研发人员：刘兆，黄斌斌，梅震，陈从龙，章兴洋，
申请(专利权)人：江西乾照光电有限公司，
类型：发明
国别省市：