一种二点五小数分频器制造技术

本发明专利技术提供了一种二点五小数分频器，包括：分频模块；所述分频模块包括：第一CML锁存器、第二CML锁存器、第三CML锁存器、第四CML锁存器、第五CML锁存器、第六CML锁存器和逻辑门；所述逻辑门是与门，或者，所述逻辑门是或门。通过本发明专利技术实施例提供的二点五小数分频器，不需要设置延时单元和数字校准电路，可有效降低电源电压、温度变化等影响，对电源电压、温度变化的鲁棒性较强，具有较高的稳定性；该分频模块主要由CML电路构建而成，结构简单，成本较低，且可以工作在较高的频率。且可以工作在较高的频率。且可以工作在较高的频率。

【技术实现步骤摘要】
一种二点五小数分频器


[0001]本专利技术涉及分频器
，具体而言，涉及一种二点五小数分频器。

技术介绍

[0002]小数分频器是对时钟进行小数倍分频的电路，对较高频率的信号分频，可以得到所需要的低频信号。目前的小数分频器一般均需要延迟单元，但由于数字小数分频器中延时单元之间的失配，数字小数分频器会产生许多固有的杂散。因而，数字小数分频器还需要额外的数字校准电路来消除这些杂散。
[0003]数字小数分频器中使用的延时单元很容易受到工艺、电源电压及温度(PVT)变化的影响，工作过程中稳定性较差；增加校准电路也不能有效解决该问题，且还会增加成本。

技术实现思路

[0004]为解决上述问题，本专利技术实施例的目的在于提供一种不需要延时单元的二点五小数分频器。
[0005]本专利技术实施例提供了一种二点五小数分频器，包括：分频模块；所述分频模块包括：第一CML锁存器、第二CML锁存器、第三CML锁存器、第四CML锁存器、第五CML锁存器、第六CML锁存器和逻辑门；所述逻辑门是与门，或者，所述逻辑门是或门；
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二点五小数分频器，其特征在于，包括：分频模块(10)；所述分频模块(10)包括：第一CML锁存器(101)、第二CML锁存器(102)、第三CML锁存器(103)、第四CML锁存器(104)、第五CML锁存器(105)、第六CML锁存器(106)和逻辑门(107)；所述逻辑门(107)是与门，或者，所述逻辑门(107)是或门；所述第一CML锁存器(101)的正输出端、负输出端分别连接所述第二CML锁存器(102)的正输入端、负输入端；所述第二CML锁存器(102)的正输出端、负输出端分别连接所述第三CML锁存器(103)的正输入端、负输入端；所述第四CML锁存器(104)的正输出端、负输出端分别连接所述第五CML锁存器(105)的正输入端、负输入端；所述第五CML锁存器(105)的正输出端、负输出端分别连接所述第六CML锁存器(106)的正输入端、负输入端；所述第三CML锁存器(103)的正输出端、负输出端分别连接所述逻辑门(107)的第一负输入端、第一正输入端；所述第六CML锁存器(106)的正输出端、负输出端分别连接所述逻辑门(107)的第二负输入端、第二正输入端；所述逻辑门(107)的正输出端与所述第一CML锁存器(101)的正输入端、所述第四CML锁存器(104)的正输入端相连，所述逻辑门(107)的负输出端与所述第一CML锁存器(101)的负输入端、所述第四CML锁存器(104)的负输入端相连；所述第一CML锁存器(101)、所述第三CML锁存器(103)、所述第五CML锁存器(105)的正时钟信号端均用于接入正时钟信号，负时钟信号端均用于接入负时钟信号；所述第二CML锁存器(102)、所述第四CML锁存器(104)、所述第六CML锁存器(106)的正时钟信号端均用于接入所述负时钟信号，负时钟信号端均用于接入所述正时钟信号；所述正时钟信号和所述负时钟信号与待分频的差分信号同频；所述逻辑门(107)的正输出端与所述逻辑门(107)的第一正输入端、第二正输入端之间为相应的逻辑关系，所述逻辑门(107)的正输出端、负输出端用于输出分频后的差分信号。2.根据权利要求1所述的二点五小数分频器，其特征在于，所述分频模块(10)还包括：第一CML缓冲器(108)；所述逻辑门(107)的正输出端、负输出端还分别与所述第一CML缓冲器(108)的正输入端、负输入端相连；所述第一CML缓冲器(108)的正输出端、负输出端用于输出分频后的差分信号。3.根据权利要求1所述的二点五小数分频器，其特征在于，所述分频模块(10)还包括：第二CML缓冲器(109)；所述第二CML缓冲器(109)的正输出端、负输出端用于接入所述待分频的差分信号；所述第二CML缓冲器(109)的正输出端用于输出所述正时钟信号，所述第二CML缓冲器(109)的负输出端用于输出所述负时钟信号。4.根据权利要求1所述的二点五小数分频器，其特征在于，还包括：修正模块(20)；所述修正模块(20)与所述分频模块(10)的输出端相连，用于将所述分频模块(10)所输出的分频后的差分信号的占空比修正为50％。5.根据权利要求4所述的二点五小数分频器，其特征在于，所述修正...

【专利技术属性】
技术研发人员：李宇根，纪宣胜，王志华，
申请(专利权)人：清华大学，
类型：发明
国别省市：