超导脉冲计数器制造技术

提供一种1位超导脉冲计数器，包括：超导异或门，包括用于接收超导脉冲信号的第一输入端和时钟端，用于输出数据的输出端，以及用于接收超导异或门的输出端的数据的第二输入端；DFFC触发器，包括用于接收超导异或门的输出端的数据的输入端，用于接收超导脉冲信号的时钟端，以及用于输出数据的第一输出端和第二输出端；以及Q_D转换器，包括用于接收DFFC触发器的第一输出端的数据的第一输入端，用于接收DFFC触发器的第二输出端的数据的第二输入端，以及用于输出电平信号的输出端。还提供一种N位超导脉冲计数器，包括N个1位超导脉冲计数器，第N个1位超导脉冲计数器用于接收第N

【技术实现步骤摘要】
超导脉冲计数器


[0001]本专利技术涉及超导电子电路领域，特别涉及一种超导脉冲计数器。

技术介绍

[0002]快速单磁通量子(RSFQ)的超导电路具有能耗低，运行频率快的特点，是后摩尔时代数字电路研究的一个具有潜力的发展方向。目前还没有很多相关的电路逻辑设计。在数字电路中，计数器是一个常用部件，用于记录输入信号到来的次数，可以作为数字电路地址产生器，也可以作为时钟分频器。目前还没有RSFQ电路适用的高效计数器。

技术实现思路

[0003]本专利技术提出一种1位超导脉冲计数器，其包括：
[0004]超导异或门，包括用于接收超导脉冲信号的第一输入端，用于接收所述超导脉冲信号的时钟端，用于输出数据的输出端，以及用于接收所述超导异或门的输出端的数据的第二输入端；
[0005]DFFC触发器，包括用于接收所述超导异或门的输出端的数据的输入端，用于接收所述超导脉冲信号的时钟端，以及用于输出数据的第一输出端和第二输出端；以及
[0006]Q_D转换器，包括用于接收所述DFFC触发器的第一输出端的数据的第一输入端，用于接收所述DFFC触发器的第二输出端的数据的第二输入端，以及用于输出电平信号的输出端。
[0007]优选地，所述超导脉冲信号到达所述超导异或门的时钟端的时间晚于所述超导脉冲信号到达所述超导异或门的第一输入端的时间；以及所述超导脉冲信号到达所述超导异或门的时钟端的时间与所述超导脉冲信号到达所述DFFC触发器的时钟端的时间基本相同。
[0008]优选地，还包括第一SPL，其包括用于接收所述DFFC触发器的第二输出端的数据的输入端，用于将数据输出到所述Q_D转换器的第二输入端的第一输出端，以及用于输出进位信号的第二输出端。
[0009]优选地，所述DFFC触发器还包括用于接收复位信号的重置端，其分别连接至所述超导异或门的第一输入端，第二输入端，时钟端，以及所述DFFC触发器的时钟端。
[0010]本专利技术还提供一种N位超导脉冲计数器，其包括N个上述的1位超导脉冲计数器，其中N为大于1的整数，
[0011]第一个1位超导脉冲计数器用于接收超导脉冲信号，输出第1位电平信号，以及输出进位信号；
[0012]第N个1位超导脉冲计数器用于接收第N
‑
1个超导脉冲计数器的进位信号，输出第N位电平信号，以及输出进位信号。
[0013]优选地，每个1位超导脉冲计数器中的DFFC触发器还包括用于接收复位信号的重置端，其分别连接至每个1位超导脉冲计数器中的超导异或门的第一输入端，第二输入端，时钟端，以及DFFC触发器的时钟端。
[0014]优选地，所述N位超导脉冲计数器还包括溢出计数器，其包括：
[0015]超导异或门，包括用于接收来自第N个1位超导脉冲计数器的进位信号的第一输入端和时钟端，用于输出数据的输出端，以及用于接收所述超导异或门的输出端的数据的第二输入端；
[0016]DFFC触发器，包括用于接收所述超导异或门的输出端的数据的输入端，用于接收来自第N个1位超导脉冲计数器的进位信号的时钟端，以及用于输出数据的第一输出端和第二输出端；以及
[0017]Q_D转换器，包括用于接收所述DFFC触发器的第一输出端的数据的第一输入端，用于接收所述DFFC触发器的第二输出端的数据的第二输入端，以及用于输出电平信号的输出端。
[0018]优选地，所述DFFC触发器还包括用于接收复位信号的重置端，其分别连接至所述超导异或门的第一输入端，第二输入端，时钟端，以及所述DFFC触发器的时钟端。
[0019]优选地，所述N位超导脉冲计数器还包括溢出计数器，包括：
[0020]超导异或门，包括用于接收来自第N个1位超导脉冲计数器的进位信号的第一输入端和时钟端，用于输出数据的输出端，以及用于接收所述超导异或门的输出端的数据的第二输入端；
[0021]DFF触发器，包括用于接收超导异或门的输出端的数据的输入端，用于接收来自第N个1位超导脉冲计数器的进位信号的时钟端，以及用于输出溢出信号的输出端。
[0022]优选地，所述DFF触发器还包括用于接收复位信号的重置端，其分别连接至所述超导异或门的第一输入端，第二输入端，时钟端，以及所述DFF触发器的时钟端。
[0023]本专利技术利用现有的RSFQ超导电路工艺，实现了一种超导脉冲计数器。在计数器输入端输入m个超导脉冲后，能够在计数器输出端输出m的二进制计数表示。本专利技术的超导脉冲计数器能够用于超导处理器中PC地址生成和时钟分频等场景。
附图说明
[0024]图1A为现有技术的SPL器件的示意图。
[0025]图1B为现有技术的CB器件的示意图。
[0026]图1C为现有技术的非门器件的示意图。
[0027]图1D为现有技术的XOR器件的示意图。
[0028]图1E为现有技术的DFF触发器的示意图。
[0029]图1F为现有技术的RDFF触发器的示意图。
[0030]图2A为现有技术的DFFC触发器的示意图。
[0031]图2B为现有技术的DFFC触发器的电路示意图。
[0032]图2C为现有技术的RDFFC触发器的示意图。
[0033]图2D为现有技术的RDFFC触发器的电路示意图。
[0034]图3为现有技术的Q_D转换器的示意图。
[0035]图4示出了根据本专利技术一个实施例的1位超导脉冲计数器的电路示意图。
[0036]图5示出了根据本专利技术一个实施例的带进位的1位超导脉冲计数器的电路示意图。
[0037]图6示出了图5中的1位超导脉冲计数器的简化表示。
[0038]图7示出了根据本专利技术一个实施例的N位超导脉冲计数器的示意图。
[0039]图8示出了根据本专利技术另一实施例的溢出计数器的电路示意图。
[0040]图9A示出了根据本专利技术一个实施例的1位超导脉冲计数器的电路示意图。
[0041]图9B示出了根据本专利技术一个实施例的带进位的1位超导脉冲计数器的电路示意图。
[0042]图10示出了图9B中的1位超导脉冲计数器的简化表示。
[0043]图11示出了根据本专利技术一个实施例的N位超导脉冲计数器的示意图。
[0044]图12示出了根据本专利技术另一实施例的溢出计数器的电路示意图。
具体实施方式
[0045]为了使本专利技术的目的、技术方案以及优点更加清楚明白，下面将结合附图通过具体实施例对本专利技术作进一步详细说明。应当注意，本专利技术给出的实施例仅用于说明，而不限制本专利技术的保护范围。
[0046]本专利技术涉及超导RSFQ电路，在超导RSFQ电路中，用来表示二元信息的不是通常数字电路中的直流电压，而是选择在超导RSFQ数字电路中两个相邻时钟脉冲之间有无超导脉冲来表示二元信息的逻辑值“1”和“0”，0表示没有超导脉冲输入的状态，1表示有超导脉冲输入的状态。
[0047]本专利技术中的超导脉冲计数器涉及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种1位超导脉冲计数器，其包括：超导异或门，包括用于接收超导脉冲信号的第一输入端，用于接收所述超导脉冲信号的时钟端，用于输出数据的输出端，以及用于接收所述超导异或门的输出端的数据的第二输入端；DFFC触发器，包括用于接收所述超导异或门的输出端的数据的输入端，用于接收所述超导脉冲信号的时钟端，以及用于输出数据的第一输出端和第二输出端；以及Q_D转换器，包括用于接收所述DFFC触发器的第一输出端的数据的第一输入端，用于接收所述DFFC触发器的第二输出端的数据的第二输入端，以及用于输出电平信号的输出端。2.根据权利要求1所述的1位超导脉冲计数器，其中，所述超导脉冲信号到达所述超导异或门的时钟端的时间晚于所述超导脉冲信号到达所述超导异或门的第一输入端的时间；以及所述超导脉冲信号到达所述超导异或门的时钟端的时间与所述超导脉冲信号到达所述DFFC触发器的时钟端的时间基本相同。3.根据权利要求1所述的1位超导脉冲计数器，还包括第一SPL，其包括用于接收所述DFFC触发器的第二输出端的数据的输入端，用于将数据输出到所述Q_D转换器的第二输入端的第一输出端，以及用于输出进位信号的第二输出端。4.根据权利要求1或3所述的1位超导脉冲计数器，其中，所述DFFC触发器还包括用于接收复位信号的重置端，其分别连接至所述超导异或门的第一输入端，第二输入端，时钟端，以及所述DFFC触发器的时钟端。5.一种N位超导脉冲计数器，其包括N个权利要求3所述的1位超导脉冲计数器，其中N为大于1的整数，第一个1位超导脉冲计数器用于接收超导脉冲信号，输出第1位电平信号，以及输出进位信号；第N个1位超导脉冲计数器用于接收第N
‑
1个超导脉冲计数器的进位信号，输出第N位电平信号，以及输出进位信号。6.根据权利要求5所述的N位超导脉冲计数器，其中，每个1位超导脉冲...

【专利技术属性】
技术研发人员：张阔中，张志敏，唐光明，黄俊英，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：