一种PCIE级联芯片固件烧录的系统和方法技术方案

一种PCIE级联芯片固件烧录的系统，包括通过PCIE级联的多个芯片和与每个芯片对应的存储器，其中第一级芯片配置有上位机接口，用于与上位机进行通信；第一级芯片，被配置为通过上位机接口依次接收上位机发送给每个芯片的第一数据包；每个芯片，被配置为基于第一数据包中的芯片标识与自身的标识进行匹配，若匹配失败，则将第一数据包转发至下一级芯片，若匹配成功，则运行第一数据包中的下载代理程序，并向上位机返回第一响应；与第一响应对应的芯片获取第二数据包，并将第二数据包中的固件烧录至对应的存储器。本申请还提供一种PCIE级联芯片固件烧录的方法，能够仅用一个上位机接口实现各个级联芯片固件的烧写，从而节省了上位机接口。机接口。机接口。

【技术实现步骤摘要】
一种PCIE级联芯片固件烧录的系统和方法


[0001]本申请涉及数据处理领域，特别是涉及一种PCIE级联芯片固件烧录的系统和方法。

技术介绍

[0002]高算力需求场景例如自动驾驶、AI计算，有时可能单芯片算力不能满足需求，从而需要两个甚至多个芯片级联，而每个芯片都需要独立加载固件运行。为了方便电路布局、软件包管理以及生产工序，电路板预留接口与上位机通讯，用来下载所有芯片固件或其他操作。目前常用的做法是为每个芯片预留上位机接口来烧写各自的固件，每个芯片都有自己的存储器和固件，如果上位机都是通过每个芯片的上位机接口与芯片连接来烧写固件，那么会存在如下问题：增加芯片管脚的消耗，导致可用管脚减少，增加电路布线时复杂度，增加软件版本管理难度，增加了生产工序。

技术实现思路

[0003]为了解决现有技术中存在的至少一个问题，本申请的目的在于提供一种PCIE级联芯片固件烧录的方法和系统，能够实现仅用一个上位机接口实现其余各个芯片固件的烧写，利用高速互联PCIE接口来通讯和接收上位机发送的固件，从而节省了上位机接口，减少了生产工序，并便于软件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIE级联芯片的系统，其特征在于，包括通过PCIE级联的多个芯片和与每个所述芯片对应的存储器，其中第一级芯片配置有上位机接口，用于与上位机进行通信；所述第一级芯片，被配置为通过所述上位机接口依次接收所述上位机发送给每个所述芯片的第一数据包；每个所述芯片，被配置为基于所述第一数据包中的芯片标识与自身的标识进行匹配，若匹配失败，则将所述第一数据包转发至下一级芯片，若匹配成功，则运行所述第一数据包中的下载代理程序，并向所述上位机返回第一响应；与所述第一响应对应的所述芯片被配置为获取所述上位机发送第二数据包，并将所述第二数据包中的固件烧录至对应的所述存储器。2.根据权利要求1所述的系统，其特征在于，与所述第一响应对应的所述芯片，还被配置为在烧录完成后向所述上位机返回第二响应；所述上位机基于所述第二响应，发送下一级所述芯片的所述第二数据包。3.根据权利要求2所述的系统，其特征在于，所述第一级芯片，还被配置为通过所述上位机接口依次将每个芯片返回的所述第一响应发送至所述上位机，以及通过所述上位机接口依次将每个所述芯片返回的所述第二响应发送至所述上位机。4.根据权利要求1所述的系统，其特征在于，所述第一级芯片被配置为上位机接口启动，其它各个芯片被配置为PCIE接口启动，所述第一级芯片的输出端PCIE接口被配置为根复合体模式，最后一级芯片的输入端PCIE接口被配置为端点模式，中间每一级芯片的输入端PCIE接口被配置为端点模式、输出端PCIE接口被配置为根复合体模式。5.根据权利要求1所述的系统，其特征在于，每个所述芯片分别包括随机存取存储器，所述随机存取存储器用于暂时存储与运行所述下载代理程序，以及暂时存储所述固件。6.根据权利要求5所述的系统，其特征在于，上电后，除所述第一级芯片外的其它芯片内的随机存取存储器被配置为映射至上一级芯片的输出端PCIE接口。7.根据权利要求1所述的系统，其特征在于，所述第一数据包包括所述芯片标识和所述下载代理程序，所述第二数据包包括所述芯片标识和所述固件。8.根据权利要求1所述的系统，其特征在于，所述第二数据包采用快速启动命令格式进行传输。9.根据权利要求1所述的系统，其特征在于，所述第一级芯片被配置为通过先进先出队列模式传输所述第二数据包。10.一种PCIE级联芯片固件烧录的方法，应用于权利要求1至9任一项所述的系统...

【专利技术属性】
技术研发人员：陆建勇，
申请(专利权)人：南京芯驰半导体科技有限公司，
类型：发明
国别省市：