一种低功耗多参考电压的分段电容阵列及切换方法技术

本发明专利技术提供一种低功耗多参考电压的分段电容阵列及切换方法，属于集成电路技术领域。本发明专利技术采用多参考电压及增加补偿电容的方式构建分段电容阵列，可以在保证二进制权重的前提下允许桥接电容值为整数倍的单位电容，降低了失配，提高了SAR ADC的线性度；同时多参考电压的引入降低了子电容阵列的切换电压，进而降低了分段电容阵列的动态功耗。本发明专利技术采用差分的逻辑量化单端输入信号，可以提高信号抗共模干扰的能力，提高SAR ADC的转换精度；同时这种差分逻辑在量化每一位数字码的过程中只切换一侧的Sub电容阵列，降低了电容阵列的动态功耗。耗。耗。

【技术实现步骤摘要】
一种低功耗多参考电压的分段电容阵列及切换方法


[0001]本专利技术涉及集成电路
，更具体的，涉及一种应用于逐次逼近型模数转换器的多参考电压的分段电容阵列及其切换方法。

技术介绍

[0002]作为模拟和数字信号的接口，模数转换器在微处理器，传感器以及各种接口电路中有着广泛的应用。随着CMOS集成电路制造工艺的快速发展，逐次逼近型模数转换器SAR ADC由于低功耗、中速中精度等综合优势逐渐成为研究热点。
[0003]基于电荷重分配原理的逐次逼近型模数转换器包括：采样保持电路、比较器、逻辑控制电路以及电容阵列型数模转换器等。由于传统的二进制电容阵列包括2
n
个单位电容(n为ADC的分辨率)，因此随着SAR ADC分辨率的提高，电容阵列在ADC的面积和功耗上占据相当一部分，为此有研究采用分段电容结构。
[0004]图1为传统的二分段电容结构，包括低位段LSB段和高位段MSB段，两段之间由桥接电容连接，可以看到，该分段电容结构可以通过少数的电容实现12bit的分辨率(传统的二进制电容阵列需4096个单位电容)，很大程度上减小面积并降低功耗。不过这种结构的桥接电容值为分数倍的单位电容，这会造成很差的版图匹配，降低SAR ADC的线性度。

技术实现思路

[0005]本专利技术提出了一种低功耗多参考电压的分段电容阵列及其切换方法，以解决传统分段电容阵列中由于分数倍桥接电容的失配带来的线性度问题，提高了SAR ADC的转换精度，并进一步降低功耗。同时采用差分切换逻辑来量化单端输入信号以提高信号在量化过程中抗电源噪声、地噪声等共模干扰的能力，进一步提高精度。
[0006]为实现上述目的，本专利技术采用的具体方案如下：
[0007]一方面，本专利技术提供了一种低功耗多参考电压的分段电容阵列(12bit)，所述的分段电容阵列包括：低位段LSB、次高位段MSB2和高位段MSB1，每个子电容阵列的位数均为4bit。低位段LSB和次高位段MSB2及高位段MSB1之间通过桥接电容连接，桥接电容值为整数倍的单位电容。
[0008]为进一步降低功耗，高位段MSB1连接到参考电压VREF，次高位段MSB2和低位段LSB分别连接到1/8VREF以及1/64VREF，以此降低低位段电容阵列和次高位段电容阵列充电时的动态功耗。同时，4bit
‑
4bit
‑
4bit的分段策略可以实现最少的总电容个数，进而实现最小的面积开销。
[0009]为使上述电容阵列仍满足二进制权重，在每一段子电容阵列中均插入一个单位容值的补偿电容C，并使其底板常接GND。
[0010]另一方面，本专利技术针对上述多参考电压的分段电容阵列提供了一种差分切换方法，可以使采用此电容阵列及切换方法的SAR ADC在量化单端输入信号时获得量化差分信号的抗共模干扰的能力，提高ADC的转换精度。具体方案如下：
[0011]在低位LSB段和次高位MSB2段分别插入一个放电开关，在高位MSB1段插入一个采样开关，即只有高位段MSB1参与采样以减小采样电容，提高采样速度。低位LSB段与次高位段MSB2及高位MSB1段整体形成Sub电容阵列，并以差分的形式连接在比较器的两个输入端。其中：同相输入端连接到单端输入信号Vin，反相输入端连接固定电平1/2VREF。比较器的输出端连接逻辑控制电路SAR Logic。
[0012]采样时，两个Sub电容阵列的各段电容底板接对应的参考电压，高位段MSB1的电容顶板则分别采样输入信号Vin及参考电压1/2VREF。
[0013]采样后的电压直接通过比较器比较，输出第一位数字码。
[0014]根据第一位数字码的值，逻辑控制电路控制采样值较高的Sub电容阵列的最高位电容底板接GND，另一个Sub电容阵列不进行切换。
[0015]第一次电荷重分配后，进行切换的Sub电容阵列产生新的电压值输入到比较器进行比较，输出第二位数字码。
[0016]根据第二位数字码的值，逻辑控制电路继续控制输出电压较高的Sub电容阵列的次高位电容底板接GND，另一个Sub电容阵列不进行切换。
[0017]第二次电荷重分配后，进行切换的Sub电容阵列产生新的电压值输入到比较器进行比较，输出第三位数字码。
[0018]如此逐次逼近，直至输出全部的12位数字码。
[0019]可以发现，在上述量化过程中，每一个数字码的输出都只对应其中一个Sub电容阵列进行电压切换，另一个Sub电容阵列的电压连接关系保持不变，如此降低了电容阵列切换时的动态功耗。
[0020]上述多参考电压的分段电容策略，其理论分析如下所述：
[0021]如图2所示，先考虑4bit
‑
8bit的分段策略，即低位段LSB的位数为4bit，高位段MSB的位数为8bit，MSB段参与采样并产生输出VDAC。
[0022]在LSB段插入放电开关Φ1和补偿电容C，在MSB段插入采样开关Φ0和补偿电容C。MSB段电容底板连接参考电压VREF，LSB段电容底板连接至t*VREF,桥接电容值设为βC。
[0023]采样时，开关Φ0、Φ1闭合，LSB和MSB段电容底板分别接对应的参考电压。
[0024]为保证该分段电容阵列仍满足二进制权重，分别计算LSB段最高位电容(A点)和MSB段最低位电容(B点)在电压切换时对输出VDAC的贡献。
[0025]图3为A、B两点处电压切换时的等效电路，根据电容串并联关系及分压原理，计算A点处：
[0026][0027][0028]式中，VDAC
A
表示所示节点的电压值，t和β表示比例系数，VREF表示MSB段施加的参考电压值，VDAC表示A点电容切换时等效到输出点的电压值。
[0029]计算B点处：
[0030][0031]式中，VDAC
B
表示B点电容切换时等效到输出点的电压值。
[0032]为满足二进制权重，应保证VDAC
B
＝2*VDAC，推导出：
[0033][0034]为保证β为整数，取t＝1/8，得到β＝16，由此得到了4bit
‑
8bit的多参考电压的分段电容策略。
[0035]对上述MSB段采用此分段策略继续二分段为高位段MSB1和次高位段MSB2，并计算得到本专利技术所述的12bit多参考电压的分段电容阵列，如图5所示。
[0036]关于电荷重分配原理，以图4为例进行简要说明。
[0037]采样阶段，开关Φ0、Φ1闭合，此时X点电位为零，Y点电位为Vin。
[0038]比较阶段，由于开关Φ0、Φ1保持断开，比较器的理想输入阻抗无限大，故X、Y结点没有电荷的流动路径，电荷保持守恒，此时X、Y结点的电荷量为：
[0039][0040]Q
Y
＝8C(Vin
‑
VREF)
‑
16C(0
‑
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗多参考电压的分段电容阵列，其特征在于，所述的分段电容阵列包括：低位段LSB、次高位段MSB2和高位段MSB1，每个子电容阵列的位数均为4bit；低位段LSB和次高位段MSB2及高位段MSB1之间通过桥接电容连接，桥接电容值为整数倍的单位电容；高位段MSB1连接到参考电压VREF，次高位段MSB2和低位段LSB分别连接到1/8VREF以及1/64VREF；在每一段子电容阵列中均插入一个单位容值的补偿电容C，并使其底板常接GND。2.权利要求1所述低功耗多参考电压的分段电容阵列的切换方法，其特征在于，具体方案如下：在低位LSB段和次高位MSB2段分别插入一个放电开关，在高位MSB1段插入一个采样开关，即只有高位MSB1段参与采样；低位LSB段与次高位MSB2及高位MSB1段整体形成Sub电容阵列，并以差分的形式连接在比较器的两个输入端；其中：同相输入端连接到单端输...

【专利技术属性】
技术研发人员：申人升，李技烨，常玉春，曹伉，曲杨，程禹，钟国强，
申请(专利权)人：大连理工大学，
类型：发明
国别省市：