电阻网络、低温数模转换器电路、芯片及相关装置制造方法及图纸

本发明专利技术实施例提供了一种应用于数模转换器电路的电阻网络，其在R

【技术实现步骤摘要】
电阻网络、低温数模转换器电路、芯片及相关装置


[0001]本专利技术涉及微电子
，特别涉及一种电阻网络、低温数模转换器电路、芯片及相关装置。

技术介绍

[0002]数模转换器的常用分类为电流舵DAC和电阻型DAC，其中，电流舵DAC其位权网络的基本构成单元为电流源，电阻型DAC其位权网络的基本构成单元为电阻；但目前，无论是电流舵DAC还是电阻型DAC在低温情况下电流失配或电阻失配会进一步恶化，而现有校准方式是通过电流注入进行校准，无法在低温下获得较高的信噪比，其校准能力有限，造成DAC在低温情况下线性度较差。因此，有必要针对DAC现有的校准方式在低温情况下校准能力有限这一问题，提出可行的解决方案。

技术实现思路

[0003]本专利技术的第一个方面，提供一种应用于数模转换器电路的电阻网络，不仅能够提高数模转换器在低温情况下的校准能力，还能实现数模转换器在低温情况下的低功耗；进而满足数模转换器在低温情况下低功耗、低噪声、高精度的性能要求。
[0004]在本专利技术的第一方面中，提供的一种电阻网络，其应用于数模转换器电路，其包括：
[0005]电阻主路，其由N个主路电阻串联连接构成，其一端耦合至所述电阻网络的输出端，其另一端经一接地电阻耦合至所述电阻网络的接地端；
[0006]N
‑
n+1条第一电阻支路，n条第二电阻支路以及n条第三电阻支路；N≥2n，n取正整数；
[0007]其中，所述电阻主路的两端及所述电阻主路上的N
‑
n
>‑
1个电阻连接节点上均耦接一条所述第一电阻支路，所述电阻主路上其余的n个电阻连接节点上均耦接一条所述第二电阻支路及一条所述第三电阻支路；
[0008]所述主路电阻、所述接地电阻、所述第一电阻支路的电阻以及所述第二电阻支路与所述第三电阻支路并联后的等效电阻之间的电阻值之比为1:2:2:2；且所述第二电阻支路的电阻和所述第三电阻支路的电阻的电阻值为所述主路电阻的非2的幂次方倍。
[0009]在一些可能的实施例中，所述主路电阻、所述第一电阻支路的电阻、所述第二电阻支路电阻及所述第三电阻支路的电阻之间的电阻值之比为1:2:3:6。
[0010]在一些可能的实施例中，所述电阻主路上每两个相邻的耦接着所述第二电阻支路及所述第三电阻支路的电阻连接节点之间间隔一个耦接所述第一电阻支路的电阻连接节点。
[0011]本专利技术的第二方面，提供一种低温数模转换器电路，其包括：
[0012]编码转换单元，其被配置为根据映射关系表，将输入的原始编码转换为具有N+n+1位的校准优化编码；
[0013]并行转换单元，其被配置为将所述校准优化编码转换为N+n+1路并行控制编码；
[0014]具有N+n+1个开关单元的开关阵列，以及，本专利技术的第一方面提供的电阻网络；
[0015]其中，所述电阻网络中的N
‑
n+1条所述第一电阻支路、n条所述第二电阻支路及n条所述第三电阻支路上分别设置一个所述开关单元，每个所述开关单元被配置为受控于一路所述并行控制编码，以将其所在的所述第一电阻支路或所述第二电阻支路或所述第三电阻支路可切换地耦合至基准电压源或接地端。
[0016]在一些可能的实施例中，所述电阻网络被配置为包括：
[0017]精细校准位段，包括最靠近所述接地电阻的m条所述第一电阻支路；
[0018]温度计码编码段，包括最靠近所述电阻网络输出端的M条所述第一电阻支路；
[0019]二进制编码段，包括其余的N
‑
n
‑
m
‑
M+1条所述第一电阻支路、n条所述第二电阻支路及n条所述第三电阻支路；其中，N
‑
m
‑
M≥2n。
[0020]在一些可能的实施例中，所述校准优化编码包括：m位精细校准编码、M位温度计码编码以及N+n
‑
m
‑
M+1位二进制编码；其中，m位精细校准编码、N+n
‑
m
‑
M+1位二进制编码由所述映射关系表与所述原始编码共同确定，M位温度计码编码由所述原始编码直接确定。
[0021]在一些可能的实施例中，所述映射关系表中所述校准优化编码对应的输出电压与原始编码对应的理想输出电压之间的差分非线性误差小于1LSB。
[0022]在一些可能的实施例中，所述映射关系表被配置为：以原始编码为输入，以所述校准优化编码为输出的查找表。
[0023]本专利技术的第三方面，提供一种数模转换器芯片，其包括：
[0024]衬底；以及，形成于所述衬底上的本专利技术第二方面所提供的低温数模转换器电路。
[0025]本专利技术的第四方面，提供一种量子测控装置，其包括：
[0026]存储与逻辑控制单元；
[0027]时钟与同步触发单元，以及若干个本专利技术第二方面所提供的低温数模转换器电路或本专利技术第三方面所提供的数模转换器芯片；
[0028]其中，所述存储与逻辑控制单元，被配置为缓存所接到的每个所述低温数模转换器电路或所述数模转换器芯片对应的控制编码，并以先入先出的方式持续输出每个所述低温数模转换器电路或所述数模转换器芯片对应的控制编码；
[0029]每个所述低温数模转换器电路或所述数模转换器芯片，被配置为根据所述存储与逻辑控制单元持续输出的控制编码，生成对应的模拟信号；
[0030]所述时钟与触发单元，被配置为向所述存储与逻辑控制单元提供时钟信号以及向每个所述低温数模转换器电路或所述数模转换器芯片提供触发信号。
[0031]在一些可能的实施例中，若干个本专利技术第二方面所提供的低温数模转换器电路或本专利技术第三方面所提供的数模转换器芯片中，一部分所述数模转换器芯片用于产生门脉冲，另一部分所述数模转换器芯片用于提供直流偏置信号。
[0032]本专利技术的第五方面，提供一种量子计算系统，其包括：
[0033]本专利技术第四方面所提供的量子测控装置；
[0034]量子比特芯片；以及用于容纳所述量子测控装置和所述量子比特芯片，并为所述量子测控装置和所述量子比特芯片提供低温工作环境的低温容器。
[0035]在一些可能的实施例中，所述量子测控装置与所述量子比特芯片交流耦合，且所
述量子测控装置与所述量子比特芯片的接地相互独立。
[0036]如此，本专利技术提供的应用于数模转换器电路的电阻网络，在R
‑
2R全电阻网络架构的基础上，通过在电阻主路中的多个电阻连接节点上分别耦接一条第二电阻支路及一条第三电阻支路，同时，配置主路电阻、接地电阻、第一电阻支路的电阻以及第二电阻支路与所述第三电阻支路并联后的等效电阻之间的电阻值之比为1:2:2:2，将原2R支路代表的整数权重扩展成两个非整数权重，使电阻网络对输出电压偏差的调节更加精细，即能够提高数模转换器在低温情况下的校准能力，而且，可以采用大电阻控制小电流，保持更低的静态本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电阻网络，其应用于数模转换器电路，其特征在于，包括：电阻主路，其由N个主路电阻串联连接构成，其一端耦合至所述电阻网络的输出端，其另一端经一接地电阻耦合至所述电阻网络的接地端；N
‑
n+1条第一电阻支路，n条第二电阻支路以及n条第三电阻支路；N≥2n，n取正整数；其中，所述电阻主路的两端及所述电阻主路上的N
‑
n
‑
1个电阻连接节点上均耦接一条所述第一电阻支路，所述电阻主路上其余的n个电阻连接节点上均耦接一条所述第二电阻支路及一条所述第三电阻支路；所述主路电阻、所述接地电阻、所述第一电阻支路的电阻以及所述第二电阻支路与所述第三电阻支路并联后的等效电阻之间的电阻值之比为1:2:2:2；且所述第二电阻支路的电阻和所述第三电阻支路的电阻的电阻值为所述主路电阻的非2的幂次方倍。2.如权利要求1所述的电阻网络，其特征在于，所述主路电阻、所述第一电阻支路的电阻、所述第二电阻支路电阻及所述第三电阻支路的电阻之间的电阻值之比为1:2:3:6。3.如权利要求1所述的电阻网络，其特征在于，所述电阻主路上每两个相邻的耦接着所述第二电阻支路及所述第三电阻支路的电阻连接节点之间间隔一个耦接所述第一电阻支路的电阻连接节点。4.一种低温数模转换器电路，其特征在于，包括：编码转换单元，其被配置为根据映射关系表，将输入的原始编码转换为具有N+n+1位的校准优化编码；并行转换单元，其被配置为将所述校准优化编码转换为N+n+1路并行控制编码；具有N+n+1个开关单元的开关阵列，以及，如权利要求1～3任一项所述的电阻网络；其中，所述电阻网络中的N
‑
n+1条所述第一电阻支路、n条所述第二电阻支路及n条所述第三电阻支路上分别设置一个所述开关单元，每个所述开关单元被配置为受控于一路所述并行控制编码，以将其所在的所述第一电阻支路或所述第二电阻支路或所述第三电阻支路可切换地耦合至基准电压源或接地端。5.如权利要求4所述的一种低温数模转换器电路，其特征在于，所述电阻网络被配置为包括：精细校准位段，包括最靠近所述接地电阻的m条所述第一电阻支路；温度计码编码段，包括最靠近所述电阻网络输出端的M条所述第一电阻支路；二进制编码段，包括其余的N
‑
n
‑
m
‑
M+1条所述第一电阻支路、n条所述第二电阻支路及n条所述...

【专利技术属性】
技术研发人员：王成，许言，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：