一种防浪涌冲击电流的抑制电路制造技术

本发明专利技术提出一种防浪涌冲击电流的抑制电路，包括输入输出正公共端V+、负输入端GND、负输出端V

【技术实现步骤摘要】
一种防浪涌冲击电流的抑制电路


[0001]本专利技术涉及电源电路设计领域，尤其是一种防浪涌冲击电流的抑制电路。

技术介绍

[0002]一般，市面上的电子设备的直接供电电源通常来自于直流供电系统(即便采用AC交流源的电子设备通常也是通过设备内部的电源模块先将AC交流电转换为直流电能后再供应给电子模块)，由于电子设备输入端通常存在着较大容量的储能、滤波电容，在开机启动瞬间会有较大的电流冲击到输入电容。这样的冲击电流对于对于供电源、负载及其他用电设备等会有较大的干扰，严重时可能导致其工作异常甚至损坏。在GJB181B
‑
2012《飞机供电特性》中也有相关要求，冲击电流峰值应不大于额定电流的5倍，并应在0.1s内回到额定电流。因此，电子设备应当在直流供电端将电流冲击抑制在合理范围内，以符合电子设备及其供电系统的稳定性要求。
[0003]而现有的直流供电系统对浪涌冲击电流抑制的电路结构复杂，对浪涌冲击电流抑制效果不佳，尚不能满足直流供电系统的应用需求和相关标准规定。

技术实现思路

[0004]为了解决上述问题，本专利技术提出一种防浪涌冲击电流的抑制电路，该电路简单易用且效果优良，可将浪涌冲击电流抑制在合理的范围内，满足直流供电系统的应用需求和相关标准规定。
[0005]本专利技术通过以下技术方案实现的：
[0006]本专利技术提出一种防浪涌冲击电流的抑制电路，包括输入输出正公共端V+、负输入端GND、负输出端V
‑
、功率MOS管Q1、三极管Q2、电阻R1、电阻R2、电阻R5、电阻R3、电阻R4、电容C2、电容C3；其中，电阻R1一端接正输入端V+，电阻R2一端接负输入端GND，电阻R1与电阻R2的公共端接功率MOS管Q1的栅极和电容C2，电容C2的另一端接负输入端GND；功率MOS管Q1的源极与负输入端GND连接，功率MOS管Q1的漏极与负输出端V
‑
连接；电阻R5一端接功率MOS管Q1的源极，另一端接功率MOS管Q1的漏极；电阻R3一端与三极管Q2的基极连接，另一端接MOS管Q1的源极；电阻R4的一端通过二极管D1与三极管Q2的基极连接，另一端接MOS管Q1的漏极；三极管Q2的集电极与MOS管Q1的栅极连接，三极管Q2的发射极与负输入端GND连接。
[0007]进一步的，还包括电容C1，电容C1一端接输入输出正公共端V+，另一端接负输出端V
‑
。
[0008]进一步的，还包括二极管D1、与二极管D1串联的电阻R4，二极管D1和电阻R4接在三极管Q2的基极与MOS管Q1漏极之间。
[0009]进一步的，还包括稳压二极管D2，稳压二极管D2一端接电阻R2，另一端与负输入端GND连接。
[0010]进一步的，还包括电容C3，电容C3一端接三极管Q2的基极，另一端与负输入端GND连接。
[0011]本专利技术的有益效果：
[0012]本专利技术提出一种防浪涌冲击电流的抑制电路，包括输入输出正公共端V+、负输入端GND、负输出端V
‑
、功率MOS管Q1、三极管Q2、电阻R1、电阻R2、电阻R5、电阻R3、电阻R4、电容C2、电容C3；其中，电阻R1一端接正输入端V+，电阻R2一端接负输入端GND，电阻R1与电阻R2的公共端接功率MOS管Q1的栅极和电容C2，电容C2的另一端接负输入端GND；功率MOS管Q1的源极与负输入端GND连接，功率MOS管Q1的漏极与负输出端V
‑
连接；电阻R5一端接功率MOS管Q1的源极，另一端接功率MOS管Q1的漏极；电阻R3一端与三极管Q2的基极连接，另一端接MOS管Q1的源极；电阻R4的一端通过二极管D1与三极管Q2的基极连接，另一端接MOS管Q1的漏极；三极管Q2的集电极与MOS管Q1的栅极连接，三极管Q2的发射极与负输入端GND连接。通过本专利技术的电路设计，该电路简单易用且效果优良，可将浪涌冲击电流抑制在合理的范围内，满足直流供电系统的应用需求和相关标准规定。
附图说明
[0013]图1为示意图。
具体实施方式
[0014]为了更加清楚、完整的说明本专利技术的技术方案，下面结合附图对本专利技术作进一步说明。
[0015]请参考图1，本专利技术提出一种防浪涌冲击电流的抑制电路，包括输入输出正公共端V+、负输入端GND、负输出端V
‑
、功率MOS管Q1、三极管Q2、电阻R1、电阻R2、电阻R5、电阻R3、电阻R4、电容C2、电容C3；其中，电阻R1一端接正输入端V+，电阻R2一端接负输入端GND，电阻R1与电阻R2的公共端接功率MOS管Q1的栅极和电容C2，电容C2的另一端接负输入端GND；功率MOS管Q1的源极与负输入端GND连接，功率MOS管Q1的漏极与负输出端V
‑
连接；电阻R5一端接功率MOS管Q1的源极，另一端接功率MOS管Q1的漏极；电阻R3一端与三极管Q2的基极连接，另一端接MOS管Q1的源极；电阻R4的一端通过二极管D1与三极管Q2的基极连接，另一端接MOS管Q1的漏极；三极管Q2的集电极与MOS管Q1的栅极连接，三极管Q2的发射极与负输入端GND连接。
[0016]在本实施方式中，所述功率MOS管Q1为N沟道MOS管。三极管Q2为NPN三极管。
[0017]进一步的，还包括电容C1，电容C1一端接输入输出正公共端V+，另一端接负输出端V
‑
。
[0018]进一步的，还包括二极管D1、与二极管D1串联的电阻R4，二极管D1和电阻R4接在三极管Q2的基极与MOS管Q1漏极之间。
[0019]进一步的，还包括稳压二极管D2，稳压二极管D2一端接电阻R2，另一端与负输入端GND连接。
[0020]进一步的，还包括电容C3，电容C3一端接三极管Q2的基极，另一端与负输入端GND连接。
[0021]在本实施方式中，当直流供电接通瞬间，供电电压开始通过电阻R1给电容C2充电，由于电容C2的电压即为功率MOS管Q1的栅极(G极)电压，电容C2在初始充电时刻的电压不足以使功率MOS管Q1饱和导通，因此输入供电电流通过电阻R5给后级回路的电容C1充电，电阻
R5即为防止浪涌电流冲击的限流电阻。由于后级容性器件电容C1在初始充电瞬间的电压近似于0，此时限流电阻R5的电压约等于供电源的电压。电阻R5上的电压会通过电阻R4和二极管D1给电容C3进行充电，直至由电阻R3与电阻R4及二极管D1形成的分压加到三极管Q2的基极，而三极管Q2的集电极的电压由正在充电的电容C2获得，电阻R3上的分压使三极管Q2放大导通并将电容C2的充电电压拉低，从而使功率MOS管Q1保持关断状态，供电源只能继续通过电阻R5给后级容性器件电容C1进行限流充电。随着电容C1电压逐步上升直至接近供电源电压时，电阻R5分压也在逐渐降低，因此由电阻R3分压形成的三极管Q2基极、发射极之间的电流(基
‑
射电流i
BE
)在逐渐减小，从而使三极管Q本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种防浪涌冲击电流的抑制电路，其特征在于，包括输入输出正公共端V+、负输入端GND、负输出端V
‑
、功率MOS管Q1、三极管Q2、电阻R1、电阻R2、电阻R5、电阻R3、电阻R4、电容C2、电容C3；其中，电阻R1一端接正输入端V+，电阻R2一端接负输入端GND，电阻R1与电阻R2的公共端接功率MOS管Q1的栅极和电容C2，电容C2的另一端接负输入端GND；功率MOS管Q1的源极与负输入端GND连接，功率MOS管Q1的漏极与负输出端V
‑
连接；电阻R5一端接功率MOS管Q1的源极，另一端接功率MOS管Q1的漏极；电阻R3一端与三极管Q2的基极连接，另一端接MOS管Q1的源极；电阻R4的一端通过二极管D1与三极管Q2的基极连接，另一端接MOS管Q1的漏极...

【专利技术属性】
技术研发人员：潘红泉，魏瑞丹，张健，马英凯，田宇凡，
申请(专利权)人：深圳市振华微电子有限公司，
类型：发明
国别省市：