正负高压电平转换电路制造技术

本申请公开了一种正负高压电平转换电路，包括：第一和第二PMOS晶体管、第一至第六NMOS晶体管及反相器；第一和第二NMOS晶体管的栅极连接使能信号，第二NMOS晶体管的源极、第五NMOS晶体管的栅极及反相器的输入端连接正输入信号，反相器输出负输入信号到第一NMOS晶体管的源极和第六NMOS晶体管的栅极；第五NMOS晶体管的漏极连接第三NMOS晶体管的源极，第三NMOS晶体管的栅极、第四和第二NMOS晶体管的漏极第二PMOS晶体管的漏极及第一PMOS晶体管的栅极相连；第六NMOS晶体管的漏极连接第四NMOS晶体管的源极，第四NMOS晶体管的栅极、第三和第一NMOS晶体管的漏极、第一PMOS晶体管的漏极及第二PMOS晶体管的栅极相连。本申请采用一套电路同时实现正负高压电平转换。电路同时实现正负高压电平转换。电路同时实现正负高压电平转换。

【技术实现步骤摘要】
正负高压电平转换电路


[0001]本申请涉及集成电路
，特别涉及一种正负高压电平转换电路。

技术介绍

[0002]在电路系统中，不同电压域的电路需要通过电平转换电路进行相连。电平转换电路根据输出电压区分正高压电平转换电路、负高压电平转换电路和正负高压电平转换电路。其中，正负高压电平转换电路的现行做法是将前两者集成在一起。
[0003]图1为现有正负高压电平转换电路，输入端IN对应的高低电平分别为正低压VDD和地GND，通过该电平转换电路后，输出端OUT对应的高低电平分别为正高压VPOS和负高压VNEG。
[0004]其工作原理为，IN通过一个正高压电平转换电路lsp输出正高压电平VPOS或GND，lsp控制P型晶体管MP0的导通或者关闭，图2a是lsp的内部电路结构。同时，IN通过一个负高压电平转换电路lsn输出负高压VNEG或者VDD，lsn控制N型晶体管MN0的导通或者关闭，图2b是lsn的内部电路结构。当IN输入GND电平时，lsp输出GND电平，lsn输出VNEG电平，MP0导通，MN0关闭，OUT输出VPOS电平；当IN输入VDD电平时，lsp输出VPOS电平，lsn输出VDD电平，MP0关闭，MN0导通，OUT输出VNEG电平。
[0005]该正负高压电平转换电路的不足有三个方面：
[0006]a)较多的晶体管数量。lsp和lsn加上两个输出驱动管，总计需要至少14个晶体管。
[0007]b)较大的工作电流。输入信号IN变化的时候lsp和lsn分别消耗电流。<br/>[0008]c)电平转换速度慢。lsp和lsn都为单边输入晶体管开启，另一边输入晶体管为关闭状态，输出响应慢。

技术实现思路

[0009]本申请的目的在于提供一种正负高压电平转换电路，既能实现从较低输入正电平到较高输出正电平的电平转换，又能实现从较低输入正电平到较高输出负电平的电平转换，将通常需要由正、负两套独立的电平转换电路简化为一套电路，实现了减小电路面积和降低电路功耗的目的。
[0010]本申请公开了一种正负高压电平转换电路，包括：第一和第二PMOS晶体管、第一至第六NMOS晶体管及反相器；其中，
[0011]所述第一和第二NMOS晶体管的栅极均连接使能信号，所述第二NMOS晶体管的源极、所述第五NMOS晶体管的栅极以及所述反相器的输入端连接正输入信号，所述反相器的输出端输出负输入信号到所述第一NMOS晶体管的源极和所述第六NMOS晶体管的栅极；所述第五NMOS晶体管的漏极连接所述第三NMOS晶体管的源极，所述第三NMOS晶体管的栅极、所述第四NMOS晶体管的漏极、所述第二NMOS晶体管的漏极、所述第二PMOS晶体管的漏极、以及所述第一PMOS晶体管的栅极相连并输出正输出电压；所述第六NMOS晶体管的漏极连接所述第四NMOS晶体管的源极，所述第四NMOS晶体管的栅极、所述第三NMOS晶体管的漏极、所述第
一NMOS晶体管的漏极、所述第一PMOS晶体管的漏极、以及所述第二PMOS晶体管的栅极相连并输出负输出电压；所述第五和第六NMOS晶体管的源极均连接负电压源；所述第一和第二PMOS晶体管的源极均连接正电压源。
[0012]在一个优选例中，所述第一至第六NMOS晶体管的衬底均连接负电压源，所述第一和第二PMOS晶体管的衬底均连接正电压源，所述正输入信号的电压域为0至正低压，其中所述正电压源的电压大于等于所述正低压，所述负电压源的电压小于等于0。
[0013]在一个优选例中，所述负电压源的电压固定为0，所述正电压源的电压固定为正高压，所述使能信号固定为正低压；
[0014]当所述正输入信号为0时，所述第二NMOS晶体管和第六NMOS晶体管导通，所述第一NMOS晶体管和第五NMOS晶体管关闭，使得所述正输出电压为0，所述负输出电压为正高压，所述第四NMOS晶体管导通，所述第二PMOS晶体管关闭，使得所述正输出电压保持0；
[0015]当所述正输入信号为正低压时，所述第二NMOS晶体管和第六NMOS晶体管关闭，所述第一NMOS晶体管和第五NMOS晶体管导通，使得所述正输出电压为正高压，所述负输出电压为0，所述第三NMOS晶体管导通，所述第一PMOS晶体管关闭，使得所述负输出电压保持0。
[0016]在一个优选例中，所述负电压源的电压固定为0，所述使能信号固定为正低压；
[0017]所述正电压源的电压首先维持在正低压；当所述正输入信号为0时，所述第二NMOS晶体管和第六NMOS晶体管导通，所述第一NMOS晶体管和第五NMOS晶体管关闭，使得所述正输出电压为0，所述负输出电压为正低压，所述第四NMOS晶体管导通，所述第二PMOS晶体管关闭，使得所述正输出电压保持0；
[0018]当所述正输入信号为正低压时，所述第二NMOS晶体管和第六NMOS晶体管关闭，所述第一NMOS晶体管和第五NMOS晶体管导通，使得所述正输出电压为正低压，所述负输出电压为0，所述第三NMOS晶体管导通，所述第一PMOS晶体管关闭，使得所述负输出电压保持0；所述正电压源的电压从正低压上升为正高压，使得所述正输出电压上升为正高压。
[0019]在一个优选例中，所述正电压源的电压固定为正低压；
[0020]所述负电压源的电压首先维持在0，所述使能信号首先固定为正低压；当所述正输入信号为0时，所述第二NMOS晶体管和第六NMOS晶体管导通，所述第一NMOS晶体管和第五NMOS晶体管关闭，使得所述正输出电压为0，所述负输出电压为正低压，所述第四NMOS晶体管导通，所述第二PMOS晶体管关闭，使得所述正输出电压保持0；
[0021]当所述正输入信号为正低压时，所述第二NMOS晶体管和第六NMOS晶体管关闭，所述第一NMOS晶体管和第五NMOS晶体管导通，使得所述正输出电压为正低压，所述负输出电压为0，所述第三NMOS晶体管导通，所述第一PMOS晶体管关闭，使得所述负输出电压保持0；所述负电压源的电压从0下降为负高压，所述使能信号随所述负电压源的电压变化，使得所述负输出电压下降为负高压。
[0022]在一个优选例中，所述正电压源的电压首先维持在正低压，所述负电压源的电压首先维持在0，所述使能信号首先固定为正低压；当所述正输入信号为0时，所述第二NMOS晶体管和第六NMOS晶体管导通，所述第一NMOS晶体管和第五NMOS晶体管关闭，使得所述正输出电压为0，所述负输出电压为正低压，所述第四NMOS晶体管导通，所述第二PMOS晶体管关闭，使得所述正输出电压保持0；
[0023]当所述正输入信号为正低压时，所述第二NMOS晶体管和第六NMOS晶体管关闭，所
述第一NMOS晶体管和第五NMOS晶体管导通，使得所述正输出电压为正低压，所述负输出电压为0，所述第三NMOS晶体管导通，所述第一PMOS晶体管关闭，使得所述负输出电压保持0；所述正电压源的电压从正低压上升为正高压，使得所述正输出电压上升为正高压，所述负电压源的电压从0下降为负高压，所述使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种正负高压电平转换电路，其特征在于，包括：第一和第二PMOS晶体管、第一至第六NMOS晶体管及反相器；其中，所述第一和第二NMOS晶体管的栅极均连接使能信号，所述第二NMOS晶体管的源极、所述第五NMOS晶体管的栅极以及所述反相器的输入端连接正输入信号，所述反相器的输出端输出负输入信号到所述第一NMOS晶体管的源极和所述第六NMOS晶体管的栅极；所述第五NMOS晶体管的漏极连接所述第三NMOS晶体管的源极，所述第三NMOS晶体管的栅极、所述第四NMOS晶体管的漏极、所述第二NMOS晶体管的漏极、所述第二PMOS晶体管的漏极、以及所述第一PMOS晶体管的栅极相连并输出正输出电压；所述第六NMOS晶体管的漏极连接所述第四NMOS晶体管的源极，所述第四NMOS晶体管的栅极、所述第三NMOS晶体管的漏极、所述第一NMOS晶体管的漏极、所述第一PMOS晶体管的漏极、以及所述第二PMOS晶体管的栅极相连并输出负输出电压；所述第五和第六NMOS晶体管的源极均连接负电压源；所述第一和第二PMOS晶体管的源极均连接正电压源。2.如权利要求1所述的正负高压电平转换电路，其特征在于，所述第一至第六NMOS晶体管的衬底均连接负电压源，所述第一和第二PMOS晶体管的衬底均连接正电压源，所述正输入信号的电压域为0至正低压，其中所述正电压源的电压大于等于所述正低压，所述负电压源的电压小于等于0。3.如权利要求1所述的正负高压电平转换电路，其特征在于，所述负电压源的电压固定为0，所述正电压源的电压固定为正高压，所述使能信号固定为正低压；当所述正输入信号为0时，所述第二NMOS晶体管和第六NMOS晶体管导通，所述第一NMOS晶体管和第五NMOS晶体管关闭，使得所述正输出电压为0，所述负输出电压为正高压，所述第四NMOS晶体管导通，所述第二PMOS晶体管关闭，使得所述正输出电压保持0；当所述正输入信号为正低压时，所述第二NMOS晶体管和第六NMOS晶体管关闭，所述第一NMOS晶体管和第五NMOS晶体管导通，使得所述正输出电压为正高压，所述负输出电压为0，所述第三NMOS晶体管导通，所述第一PMOS晶体管关闭，使得所述负输出电压保持0。4.如权利要求1所述的正负高压电平转换电路，其特征在于，所述负电压源的电压固定为0，所述使能信号固定为正低压；所述正电压源的电压首先维持在正低压；当所述正输入信号为0时，所述第二NMOS晶体管和第六NMOS晶体管导通，所述第一NMOS晶体管和第五NMOS...

【专利技术属性】
技术研发人员：金建明，虞豪驰，
申请(专利权)人：上海芯楷集成电路有限责任公司，
类型：发明
国别省市：