【技术实现步骤摘要】
栅极驱动器以及包括栅极驱动器的显示装置
[0001]相关申请的交叉引用
[0002]本申请要求享有2021年9月27日提交的韩国专利申请No.10
‑
2021
‑
0127134以及2021年12月17日提交的韩国专利申请No.10
‑
2021
‑
0181988的优先权和权益,其全部公开内容通过引用的方式并入本文。
[0003]本专利技术涉及一种栅极驱动器以及包括栅极驱动器的显示装置。
技术介绍
[0004]显示装置包括液晶显示(LCD)装置、电致发光显示装置、场致发光显示(FED)装置、等离子体显示面板(PDP)等。
[0005]根据发光层的材料,电致发光显示装置分为无机发光显示装置和有机发光显示装置。有源矩阵型有机发光显示装置使用自身发光的自发光元件,例如有机发光二极管(下文称为“OLED”)来再现输入图像,有机发光显示装置具有响应速度快、发光效率高、亮度高以及视角宽等优点。
[0006]一些显示装置,例如液晶显示装置或有机发光显示装置包括:包括多个子像素的显示面板;输出用于驱动显示面板的驱动信号的驱动器;产生待提供给显示面板或驱动器的电力的电源;等等。驱动器包括向显示面板提供扫描信号或栅极信号的栅极驱动器以及向显示面板提供数据信号的数据驱动器。
[0007]在这种显示装置中,当诸如扫描信号、EM信号和数据信号之类的驱动信号被提供给形成在显示面板中的多个子像素时,选定的子像素透射光或者直接发射光,由此显示 ...
【技术保护点】
【技术特征摘要】
1.一种栅极驱动器,包括多个信号传输单元,所述信号传输单元经由被施加来自在前信号传输单元的进位信号的进位线级联连接,其中第n信号传输单元包括:第一电路单元,所述第一电路单元包括被配置为从在前信号传输单元接收所述进位信号以对第一控制节点充电的第一Q逻辑发生器以及被配置为对所述第一控制节点放电的第二Q逻辑发生器;第二电路单元,所述第二电路单元被配置为根据所述第一控制节点的电压对第二控制节点进行放电;以及输出单元,所述输出单元被配置为基于所述第一控制节点和所述第二控制节点的电位输出所述进位信号和栅极信号,其中所述第二Q逻辑发生器包括:第2
‑
1晶体管,所述第2
‑
1晶体管具有连接至所述第一控制节点的第一电极、连接至所述第二控制节点的栅极、接收来自在后信号传输单元的进位信号的后栅极、以及连接至缓冲节点的第二电极;以及第2
‑
2晶体管,所述第2
‑
2晶体管具有连接至所述缓冲节点的第一电极、连接至所述第二控制节点的栅极、接收来自在后信号传输单元的进位信号的后栅极、以及连接至低电位电压线的第二电极,其中,n是正整数。2.根据权利要求1所述的栅极驱动器,其中所述第2
‑
1晶体管和所述第2
‑
2晶体管通过所述第二控制节点的充电电压导通,以将所述第一控制节点放电到低电位电压,并且所述第2
‑
1晶体管和所述第2
‑
2晶体管在所述第二控制节点被放电时截止的同时将来自在后信号传输单元的栅极低电压的进位信号接收到所述后栅极。3.根据权利要求1所述的栅极驱动器,其中所述第二Q逻辑发生器还包括:第2
‑
3晶体管,所述第2
‑
3晶体管具有连接至所述第一控制节点的第一电极、接收起始信号的栅极、以及连接至所述缓冲节点的第二电极;以及第2
‑
4晶体管,所述第2
‑
4晶体管具有连接至所述缓冲节点的第一电极、接收所述起始信号的栅极、以及连接至所述低电位电压线的第二电极。4.根据权利要求3所述的栅极驱动器,其中所述第一Q逻辑发生器包括:第1
‑
1晶体管,所述第1
‑
1晶体管具有接收来自在前信号传输单元的进位信号的第一电极和栅极、以及连接至所述缓冲节点的第二电极;第1
‑
2晶体管,所述第1
‑
2晶体管具有连接至所述缓冲节点的第一电极、接收来自在前信号传输单元的进位信号的栅极、以及连接至所述第一控制节点的第二电极;以及第1
‑
3晶体管,所述第1
‑
3晶体管具有连接至被施加高电位电压的高电位电压线的第一电极、连接至所述第一控制节点的栅极、以及连接至所述缓冲节点的第二电极。5.根据权利要求4所述的栅极驱动器,其中所述第二电路单元包括:第3
‑
1晶体管,所述第3
‑
1晶体管具有连接至所述高电位电压线的第一电极、连接至第一节点的栅极、以及连接至所述第二控制节点的第二电极;第3
‑
2晶体管,所述第3
‑
2晶体管具有连接至所述高电位电压线的第一电极和栅极、以及连接至所述第一节点的第二电极;
第3
‑
3晶体管,所述第3
‑
3晶体管具有连接至所述第一节点的第一电极、连接至所述第一控制节点的栅极、以及被施加低电位电压的第二电极;第3
‑
4晶体管,所述第3
‑
4晶体管具有连接至所述第二控制节点的第一电极、连接至所述第一控制节点的栅极、以及被施加所述低电位电压的第二电极;以及第3
‑
5晶体管,所述第3
‑
5晶体管具有连接至所述第二控制节点的第一电极、被施加来自在前信号传输单元的进位信号的栅极、以及被施加所述低电位电压的第二电极。6.根据权利要求5所述的栅极驱动器,其中所述输出单元包括:第一上拉晶体管,所述第一上拉晶体管具有被施加第一时钟信号的第一电极、连接至所述第一控制节点的栅极、以及连接至第一输出节点的第二电极;第一下拉晶体管,所述第一下拉晶体管具有连接至所述第一输出节点的第一电极、连接至所述第二控制节点的栅极、以及被施加第一低电位电压的第二电极;第二上拉晶体管,所述第二上拉晶体管具有被施加第二时钟信号的第一电极、连接至所述第一控制节点的栅极、以及连接至第二输出节点的第二电极;以及第二下拉晶体管,所述第二下拉晶体管具有连接至所述第二输出节点的第一电极、连接至所述第二控制节点的栅极、以及被施加第二低电位电压的第二电极。7.根据权利要求1所述的栅极驱动器,其中所述第二电路单元包括反相器电路,所述反相器电路用于将所述第一控制节点的电压反相,并将反相后的电压施加给所述第二控制节点。8.根据权利要求7所述的栅极驱动器,其中所述反相器电路包括第一Qb逻辑发生器和第二Qb逻辑发生器,其中所述第一Qb逻辑发生器包括:第四晶体管,所述第四晶体管具有连接至高电位电压线的第一电极、连接至第一节点的栅极、以及连接至所述第二控制节点的第二电极;以及第4
‑
1晶体管,所述第4
‑
1晶体管具有连接至所述高电位电压线的第一电极、连接至在前信号传输单元的第二控制节点的栅极、以及连接至所述第一节点的第二电极,其中所述第二Qb逻辑发生器包括:第4
‑
q晶体管,所述第4
‑
q晶体管具有连接至所述第一节点的第一电极、连接至所述缓冲节点的栅极、以及连接至所述第二控制节点的第二电极;以及第5
‑
q晶体管,所述第5
‑
q晶体管具有连接至所述第二控制节点的第一电极、连接至所述缓冲节点的栅极、以及连接至所述低电位电压线的第二电极。9.根据权利要求8所述的栅极驱动器,其中所述第一Qb逻辑发生器还包括连接在所述第四晶体管的栅极和第二电极之间的电容器。10.一种栅极驱动器,包括多个信号传输单元,所述信号传输单元经由被施加来自在前信号传输单元的进位信号的进位线级联连接,其中第n信号传输单元包括:电路单元,所述电路单元被配置为从在前信号传输单元接收所述进位信号以对第一控制节点和第二控制节点的电压充电或放电;以及输出单元,所述输出单元被配置为基于所述第一控制节点和所述第二控制节点的电位输出栅极信号和所述进位信号,其中所述输出单元包括:第一上拉晶体管,所述第一上拉晶体管具有连接至第一高电位电压线的第一电极、连
接至所述第一控制节点的栅极、以及连接至第一输出节点的第二电极;第一下拉晶体管,所述第一下拉晶体管具有连接至所述第一输出节点的第一电极、连接至所述第二控制节点的栅极、接收来自在前信号传输单元的进位信号的后栅极、以及连接至第一低电位电压线的第二电极;第二上拉晶体管,所述第二上拉晶体管具有连接至第二高电位电压线的第一电极、连接至所述第一控制节点的栅极、以及连接至第二输出节点的第二电极;以及第二下拉晶体管,所述第二下拉晶体管具有连接至所述第二输出节点的第一电极、连接至所述第二控制节点的栅极、接收来自在前信号传输单元的进位信号的后栅极、以及连接至第二低电位电压线的第二电极,其中,n是正整数。11.根据权利要求10所述的栅极驱动器,其中所述第一下拉晶体管和所述第二下拉晶体管通过所述第二控制节点的充电电压导通,以将所述第一输出节点放电到低电位电压,并且所述第一下拉晶体管和所述第二下拉晶体管在所述第二控制节点被放电时截止的同时将来自在后信号传输单元的栅极低电压的进位信号接收到所述后栅极。12.根据权利要求10所述的栅极驱动器,其中所述电路单元包括第一电路单元,所述第一电路单元被配置为从在前信号传输单元接收所述进位信号以对所述第一控制节点充电,其中所述第一电路单元包括:第一晶体管,所述第一晶体管具有接收来自在前信号传输单元的进位信...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。