一种半导体器件检测方法、存储介质、设备及系统技术方案

本发明专利技术提供一种半导体器件检测方法、存储介质、设备及系统至少包括：启动检测，将ATE设备检测电压分别设置为低电平和高电平，对半导体器件进行检测，由ATE设备采集第一信号与第二信号的波形，进行去除直流成分与合成操作，得到第三信号；将ATE设备与传输路径的连接点设置为开路状态，由ATE设备将第三信号的波形与反射至ATE设备的信号波形进行叠加，得到第四信号，当第四信号波形的幅值达到预设满幅值，则停止叠加；通过对第四信号的波形进行上升时间与下降时间检测输出检测结果。信号波形符合满幅值，使上升时间与下降时间能够在同一个波形内准确获取，避免失真，结果客观准确。操作简便，实用性高，能够极大提高被测器件的良率。率。率。

【技术实现步骤摘要】
一种半导体器件检测方法、存储介质、设备及系统


[0001]本专利技术涉及集成电路检测领域，特别是涉及一种半导体器件检测方法、存储介质、设备及系统。

技术介绍

[0002]随着集成电路复杂性的不断增加，对在ATE(automatic test equipment，自动检测设备)上的输出结果判断的要求也随之增加。
[0003]传统上，ATE的检测结果都是由ATE检测设备内部的比较器对被测器件的输出与预期输出进行比较，并基于比较的结果得到被测器件是否检测通过(PASS)或检测失败(FAIL)的结果，以便对被测器件再前端进行筛查，从而避免在量产时出现大量的不良品。
[0004]但是随着集成电路越来越向微观化发展，电路结构越来越复杂，器件的体积越来越小，从而导致电路的输出越来越复杂，对ATE的输出结果判断提出了更高的要求。通常情况下，集成电路内部集成了多个时钟域和多种协议，检测程序由很多个检测项组成，检测之间的执行，跳转和分类信息等交错分布，如果完全按照软件开放的瀑布流程去生成检测程序，会花费很多开发时间，由于检测项目很多，检测程序开放过程中很容易出现错误，导致程序调试无法通过。特别是对于检测项目超过千项，工作量巨大，出错几率增大，则影响检测效果。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体器件检测方法、存储介质、设备及系统，用于解决现有技术中通过ATE设备检测被测器件得到的信号波形很难达到满幅值、上升时间与下降时间很难在同一个波形内进行计算、由于传输线导致信号波形失真的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种半导体器件检测方法，所述半导体器件检测方法包括：
[0007]启动检测，将ATE设备检测电压分别设置为低电平和高电平，对半导体器件进行检测，由ATE设备采集从半导体器件经传输路径反馈的第一信号与第二信号的波形，将所述第二信号完成去除直流成分操作后，与第一信号进行合成，得到第三信号；
[0008]将ATE设备与传输路径的连接点设置为开路状态，使所述第三信号在半导体器件与ATE设备之间进行来回反射，由ATE设备计算反射至ATE设备的信号波形；
[0009]将所述第三信号的波形与反射至ATE设备的信号波形进行叠加，得到第四信号，当所述第四信号波形的幅值达到预设满幅值，则停止叠加；
[0010]通过对所述第四信号的波形进行上升时间与下降时间检测输出检测结果。
[0011]可选地，得到所述第三信号的步骤为：将所述第一信号的上升沿与完成减直流成分操作的所述第二信号的下降沿进行合成得到第三信号；或将所述第一信号的下降沿与完成减直流成分操作的所述第二信号的上升降沿进行合成得到第三信号。
[0012]可选地，上升时间与下降时间检测的步骤为：获取所述第四信号的波形从第一阈值升至第二阈值的时间，并与预设上升时间对比；获取所述第四信号的波形从所述第二阈值降至所述第一阈值的时间，并与预设下降时间对比。
[0013]可选地，所述第一阈值的设定范围为满幅值的5％～35％，所述第二阈值的设定范围为满幅值的65％～95％。
[0014]可选地，所述预设上升时间、所述预设下降时间及所述满幅值分别通过仿真验证获得或基于后端制程设置获得。
[0015]可选地，判断所述第四信号的波形的上升时间是否小于或等于预设上升时间且所述第四信号的波形的下降时间是否小于或等于预设下降时间，若是，输出检测合格结果，若否，输出检测不合格结果。
[0016]本专利技术提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现所述半导体器件检测方法。
[0017]本专利技术提供一种半导体器件检测设备，所述半导体器件检测设备至少包括：处理器及存储器，其中：所述存储器用于存储计算机程序；所述处理器用于执行所述存储器存储的计算机程序，使所述半导体器件检测设备执行所述半导体器件检测方法。
[0018]本专利技术提供一种半导体器件检测系统，所述半导体器件检测系统至少包括：ATE设备及信号处理模块，其中：所述ATE设备用于与待测半导体器件通信连接；所述信号处理模块设置在所述ATE设备内部，用于配置半导体器件的检测参数，使所述ATE设备执行所述半导体器件检测方法。
[0019]如上所述，本专利技术的一种半导体器件检测方法、存储介质、设备及系统，具有以下有益效果：
[0020]1)本专利技术的半导体器件检测方法、存储介质、设备及系统得到的信号波形符合满幅值，使上升时间与下降时间能够在同一个波形内准确获取，避免由传输线导致信号波形失真，判断被测器件结果客观准确。
[0021]2)本专利技术的半导体器件检测方法、存储介质、设备及系统操作简便，实用性高，能够极大提高被测器件的良率。
附图说明
[0022]图1显示为本专利技术的上升时间和下降时间的原理示意图。
[0023]图2显示为本专利技术的一示例性的被测器件信号传输链路示意图。
[0024]图3显示为本专利技术的一示例性的上升时间检测的波形示意图。
[0025]图4显示为本专利技术的一示例性的下降时间检测的波形示意图。
[0026]图5显示为本专利技术的一示例性的ATE设备的检测波形示意图。
[0027]图6显示为本专利技术的半导体器件检测方法功能流程示意图。
[0028]图7显示为本专利技术的第二信号减直流成分操作示意图。
[0029]图8显示为本专利技术的进行叠加操作得到第四信号操作示意图。
[0030]图9显示为本专利技术的半导体器件检测方法在传输线反射原理示意图。
[0031]图10显示为本专利技术的半导体器件检测系统结构示意图。
[0032]元件标号说明
[0033]101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体器件
[0034]102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
ATE设备
[0035]121
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
信号处理模块
[0036]S1～S4
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
具体实施方式
[0037]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0038]请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0039]图1展示了上升时间和下降时间的定义，TR为Rising Time的缩写，指信号波形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件检测方法，其特征在于，所述半导体器件检测方法至少包括：启动检测，将ATE设备检测电压检测分别设置为低电平和高电平，对半导体器件进行检测，由ATE设备采集从半导体器件经传输路径反馈的第一信号与第二信号的波形，将所述第二信号完成去除直流成分操作后，与第一信号进行合成，得到第三信号；将ATE设备与传输路径的连接点设置为开路状态，使所述第三信号在半导体器件与ATE设备之间进行来回反射，由ATE设备计算反射至ATE设备的信号波形；将所述第三信号的波形与反射至ATE设备的信号波形进行叠加，得到第四信号，当所述第四信号波形的幅值达到预设满幅值，则停止叠加；通过对所述第四信号的波形进行上升时间与下降时间检测输出检测结果。2.根据权利要求1所述的半导体器件检测方法，其特征在于：得到所述第三信号的步骤为：将所述第一信号的上升沿与完成减直流成分操作的所述第二信号的下降沿进行合成得到第三信号；或将所述第一信号的下降沿与完成减直流成分操作的所述第二信号的上升降沿进行合成得到第三信号。3.根据权利要求1所述的半导体器件检测方法，其特征在于：上升时间与下降时间检测的步骤为：获取所述第四信号的波形从第一阈值升至第二阈值的时间，并与预设上升时间对比；获取所述第四信号的波形从所述第二阈值降至所述第一阈值的时间，并与预设下降时间对比。4.根据权利要求3所述的半导体器件检测方法，其特征在于：所述第一阈值的设定范围为...

【专利技术属性】
技术研发人员：王业清，熊亚军，张涌，
申请(专利权)人：芯原微电子成都有限公司芯原微电子南京有限公司芯原微电子北京有限公司，
类型：发明
国别省市：