半导体结构及其形成方法技术

一种半导体的结构及其形成方法，方法包括：提供衬底，衬底包括器件区和位于相邻器件区之间的隔离区，器件区的衬底上形成有凸立的鳍部，鳍部露出的衬底上形成有隔离层；在隔离区中，形成贯穿隔离层的第一开口和位于衬底中的凹槽，凹槽的侧壁相对于同侧的第一开口的侧壁向外凸出；在第一开口的侧壁、凹槽露出的隔离层底面和凹槽的表面形成绝缘层；在凹槽和第一开口中形成掩埋式电源轨；在第一开口的剩余空间中形成盖帽层；去除高于底部鳍部顶面的隔离层、盖帽层和绝缘层，露出有效鳍部的部分侧壁。通过凹槽的侧壁相对于同侧的第一开口的侧壁向外凸出，在改善掩埋式电源轨的自热效应的同时，提高掩埋式电源轨的导电性能。提高掩埋式电源轨的导电性能。提高掩埋式电源轨的导电性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
[0003]现代集成电路包括形成在半导体衬底上的晶体管、电容器和其它器件。在衬底上，这些器件最初彼此隔离，随后通过互连结构实现互连，从而形成功能电路。典型的互连结构包括横向互连结构(例如：金属互连线)，以及垂直互连结构(例如：通孔互连结构和接触件)。
[0004]掩埋电源轨(buried power rail，BPR)结构是一种设置于衬底中的互连结构，掩埋电源轨在前段(front end of line，FEOL)制程中形成，通过掩埋电源轨向集成电路供电。其中，掩埋电源轨可以用于作为Vdd电源线或Vss电源线。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括器件区和位于相邻所述器件区之间的隔离区；鳍部，凸立于所述器件区的所述衬底上；隔离层，位于所述鳍部露出的所述衬底上，且覆盖所述鳍部的部分侧壁；掩埋式电源轨，位于所述隔离区的所述隔离层中并延伸至所述衬底中，所述掩埋式电源轨的顶部低于所述隔离层的顶部、并露出所述隔离层的部分侧壁，所述掩埋式电源轨包括位于所述隔离层中的第一导电部、以及位于所述衬底中的第二导电部，所述第二导电部侧壁相对于同侧的所述第一导电部侧壁向外凸出；盖帽层，位于所述掩埋式电源轨的顶部，且覆盖所述掩埋式电源轨露出的所述隔离层的侧壁；绝缘层，位于所述盖帽层和隔离层之间、所述掩埋式电源轨和隔离层之间、以及所述掩埋式电源轨和衬底之间。2.如权利要求1所述的半导体结构，其特征在于，所述第二导电部和衬底的交界面为向衬底中凹陷的弧面。3.如权利要求1所述的半导体结构，其特征在于，所述掩埋式电源轨的底部至所述衬底顶面的距离为10纳米至50纳米。4.如权利要求1所述的半导体结构，其特征在于，以与所述鳍部的延伸方向相垂直的方向为横向，第二导电部顶部的横向尺寸为7纳米至35纳米。5.如权利要求1所述的半导体结构，其特征在于，所述掩埋式电源轨的材料包括钨、钴、钌和镍中的一种或多种。6.如权利要求1所述的半导体结构，其特征在于，所述绝缘层的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。7.如权利要求1所述的半导体结构，其特征在于，所述盖帽层的材料包括氧化硅，氮化硅和氮氧化硅中的一种或多种。8.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括器件区和位于相邻所述器件区之间的隔离区，所述器件区的所述衬底上形成有凸立的鳍部，所述鳍部露出的所述衬底上形成有隔离层，所述隔离层覆盖所述鳍部的侧壁，部分高度的所述鳍部作为底部鳍部，位于所述底部鳍部顶部的剩余高度的所述鳍部作为有效鳍部；在所述隔离区中，形成贯穿所述隔离层的第一开口和位于所述衬底中的凹槽，所述凹槽的侧壁相对于同侧的所述第一开口的侧壁向外凸出，且所述凹槽的顶部与所述第一开口的底部相连通；在所述第一开口的侧壁、所述凹槽露出的隔离层底面和所述凹槽的表面形成绝缘层；形成所述绝缘层之后，在所述凹槽和所述第一开口中形成掩埋式电源轨，所述掩埋式电源轨的顶部低于所述底部鳍部的顶部；在所述第一开口的剩余空间中形成盖帽层；去除高于所述底部鳍部顶面的所述隔离层、盖帽层和绝缘层，露出所述有效鳍部的侧壁。9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成贯穿所述隔离层的第...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：