一种基于FPGA的多机并联控制方法及装置制造方法及图纸

本发明专利技术公开了一种基于FPGA的多机并联控制方法及装置,所述方法包括：在一个时间窗口内，所述多机并联数据接收模块轮询各个并联设备的数据，判断所有并联设备是否有数据需要接收，对需要接收的并联设备数据进行接收，当接收完成后，所述多机并联主机仲裁模块对所接收的并联设备数据进行仲裁，确定一个并联使能的并联设备为主机，所述多机并联故障检测模块并行检测各个并联设备的通讯状态，所述多机并联数据发送模块将组内主机设备号及主机并联通讯数据转发给组内所有设备，该基于FPGA的多机并联控制方法在实现基于FPGA的多机并联控制，实时性高，可扩展性强，配置灵活及实现成本低。配置灵活及实现成本低。配置灵活及实现成本低。

【技术实现步骤摘要】
一种基于FPGA的多机并联控制方法及装置


[0001]本专利技术涉及工业控制领域，尤其涉及一种基于FPGA的多机并联方法及装置。

技术介绍

[0002]多机并联控制广泛应用于工业控制领域，在应用中多机并联，需满足实时性，可扩展性。
[0003]由于工业控制领域多机并联场景较为多样，并且需要满足分组控制，主机仲裁，实时故障处理等功能。现行的解决方案通常采用MCU微控制器或FPGA(现场可编程逻辑门阵列)加MCU微控制器的方式实现多机并联。多个并联机器之间多采用RS485通讯或CAN(控制器域网)通讯进行数据交互，该方案存在有实时性差，可扩展性低的缺点。
[0004]亟需一种具有实时性高，可扩展性强，配置灵活及实现成本低的基于FPGA的多机并联控制方法及装置。

技术实现思路

[0005]本专利技术要解决的技术问题是提出一种基于FPGA的多机并联控制方法，该基于FPGA的多机并联控制方法在实现基于FPGA的多机并联控制，实时性高，可扩展性强，配置灵活及实现成本低。
[0006]为解决上述技术问题，本专利技术提供一种基于FPGA的多机并联控制方法,提供多机并联控制器和N个并联设备，所述N个并联设备形成M个组别，各个并联设备与所述多机并联控制器通过光纤通讯进行通讯，各个并联设备独立连接上位机，所述多机并联控制器上的通讯光纤节点和并联设备设备序号对应，所述多机并联控制器通过光纤和各个并联设备通讯；所述多机并联控制器包括多机并联数据接收模块、多机并联主机仲裁模块、多机并联数据发送模块及多机并联故障检测模块；在一个时间窗口内，所述多机并联数据接收模块轮询各个并联设备的数据，判断所有并联设备是否有数据需要接收，对需要接收的并联设备数据进行接收，当接收完成后，所述多机并联主机仲裁模块对所接收的并联设备数据进行仲裁，确定一个并联使能的并联设备为主机，所述多机并联故障检测模块并行检测各个并联设备的通讯状态，所述多机并联数据发送模块将组内主机设备号及主机并联通讯数据转发给组内所有设备，其中N≥M。
[0007]优选地，各个并联设备对应一个组别或者多个并联设备对应一个组别，组别和并联通讯数据从每个光纤通讯中获取，在各自设备的上位机中设置。
[0008]优选地，定义一个轮询工作窗口时间t1
‑
t2，在窗口时间t1
‑
t2内，当光纤通讯数据接收有效标志出现一个高电平脉冲，表示收到一帧完整的数据，所述多机并联数据接收模块从光纤通讯1至通讯N轮询接收每个光纤通讯数据。
[0009]优选地，所述多机并联主机仲裁模块，从第一组的第1号并联设备轮询至第M组第N号并联设备，将第一个检测到的并联数据标记为有效，得出一个并联使能的并联设备作为主机，每次读取完并联数据，则将并联通讯数据标记有效清0。
[0010]优选地，所述并联故障检测模块，并行检测每个并联设备的通讯状态，当多个检测窗口时间内没有检测到光纤通讯有效数据则向各自并联设备上报并联通讯故障，当所述主机仲裁模块在连续多个检测窗口时间内检测到不同组的主机设备号为同一个设备号时，报出主机冲突故障，并上传故障给到所述多机并联数据发送模块。
[0011]优选地，当一个检测窗口时间执行完，所述多机并联数据发送模块接收所述多机并联主机仲裁模块确认的主机设备号及主机并联通讯数据及多机并联故障检测模块检测的并联故障检测结果数据，并将组内主机设备号、主机并联通讯数据及并联故障检测结果转发至组内所有设备。
[0012]为解决上述技术问题，本专利技术还公开了一种采用上述基于FPGA的多机并联控制方法的多机并联装置，包括多机并联控制器和N个并联设备，所述N个并联设备形成M个组别，各个并联设备与所述多机并联控制器通过光纤通讯进行通讯，各个并联设备独立连接上位机，所述多机并联控制器上的通讯光纤节点和设备序号对应；所述多机并联控制器通过光纤和各个并联设备通讯，所述多机并联控制器包括多机并联数据接收模块、多机并联主机仲裁模块、多机并联数据发送模块及多机并联故障检测模块。
[0013]采用上述方法之后，提供多机并联控制器和N个并联设备，所述N个并联设备形成M个组别，各个并联设备与所述多机并联控制器通过光纤通讯进行通讯，各个并联设备独立连接上位机，所述多机并联控制器上的通讯光纤节点和并联设备设备序号对应，所述多机并联控制器通过光纤和各个并联设备通讯；所述多机并联控制器包括多机并联数据接收模块、多机并联主机仲裁模块、多机并联数据发送模块及多机并联故障检测模块；在一个时间窗口内，所述多机并联数据接收模块轮询各个并联设备的数据，判断所有并联设备是否有数据需要接收，对需要接收的并联设备数据进行接收，当接收完成后，所述多机并联主机仲裁模块对所接收的并联设备数据进行仲裁，确定一个并联使能的并联设备为主机，所述多机并联故障检测模块并行检测各个并联设备的通讯状态，所述多机并联数据发送模块将组内主机设备号及主机并联通讯数据转发给组内所有设备，该基于FPGA的多机并联控制方法在实现基于FPGA的多机并联控制，实时性高，可扩展性强，配置灵活及实现成本低。
附图说明
[0014]图1为本专利技术基于FPGA的多机并联控制方法的多机并联控制器和N个并联设备连接图；
[0015]图2为本专利技术基于FPGA的多机并联控制方法的多机并联控制器各模块间的连接图；
[0016]图3本专利技术基于FPGA的多机并联控制方法的多机并联控制器各模块间的工作流程图；
[0017]图4为本专利技术基于FPGA的多机并联控制方法的多机并联数据接收模块在时间窗口的工作数据图。
具体实施方式
[0018]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用于解释本专利技术，并
不用于限定本专利技术。
[0019]实施例一
[0020]请参阅图1、图2及图3，图1为本专利技术基于FPGA的多机并联控制方法的多机并联控制器和N个并联设备连接图，图2为本专利技术基于FPGA的多机并联控制方法的多机并联控制器各模块间的连接图，图3本专利技术基于FPGA的多机并联控制方法的多机并联控制器各模块间的工作流程图；
[0021]本实施例公开了一种基于FPGA的多机并联控制方法,提供多机并联控制器10和N个并联设备，所述N个并联设备形成M个组别，各个并联设备与所述多机并联控制器通过光纤通讯进行通讯，各个并联设备独立连接上位机，多机并联控制器上的通讯光纤节点和并联设备的设备序号对应，多机并联控制器10通过光纤和各个并联设备通讯；多机并联控制器10包括多机并联数据接收模块11、多机并联主机仲裁模块12、多机并联数据发送模块13及多机并联故障检测模块14；在一个时间窗口内，多机并联数据接收模块11轮询各个并联设备的数据，判断所有并联设备是否有数据需要接收，对需要接收的并联设备数据进行接收，当接收完成后，多机并联主机仲裁模块12对所接收的并联设备数据进行仲裁，确定一个并联使能的并联设备为主机，多机并联本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的多机并联控制方法,其特征在于，提供多机并联控制器和N个并联设备，所述N个并联设备形成M个组别，各个并联设备与所述多机并联控制器通过光纤通讯进行通讯，各个并联设备独立连接上位机，所述多机并联控制器上的通讯光纤节点和并联设备设备序号对应，所述多机并联控制器通过光纤和各个并联设备通讯；所述多机并联控制器包括多机并联数据接收模块、多机并联主机仲裁模块、多机并联数据发送模块及多机并联故障检测模块；在一个时间窗口内，所述多机并联数据接收模块轮询各个并联设备的数据，判断所有并联设备是否有数据需要接收，对需要接收的并联设备数据进行接收，当接收完成后，所述多机并联主机仲裁模块对所接收的并联设备数据进行仲裁，确定一个并联使能的并联设备为主机，所述多机并联故障检测模块并行检测各个并联设备的通讯状态，所述多机并联数据发送模块将组内主机设备号及主机并联通讯数据转发给组内所有设备，其中N≥M。2.根据权利要求1所述的基于FPGA的多机并联控制方法,其特征在于，各个并联设备对应一个组别或者多个并联设备对应一个组别，组别和并联通讯数据从每个光纤通讯中获取，在各自设备的上位机中设置。3.根据权利要求1所述的基于FPGA的多机并联控制方法,其特征在于，定义一个轮询工作窗口时间t1
‑
t2，在窗口时间t1
‑
t2内，当光纤通讯数据接收有效标志出现一个高电平脉冲，表示收到一帧完整的数据，所述多机并联数据接收模块从光纤通讯1至通讯N轮询接收每个光纤通讯数据。4.根据权利要求2所述的基于...

【专利技术属性】
技术研发人员：刘伟，吕一航，周党生，赵秀江，
申请(专利权)人：深圳市禾望电气股份有限公司，
类型：发明
国别省市：