当前位置: 首页 > 专利查询>英特尔公司专利>正文

用于通道裕量和表征的硬件记录制造技术

技术编号:37057999 阅读:26 留言:0更新日期:2023-03-29 19:34
本公开涉及用于通道裕量和表征的硬件记录。设备包括端口,端口具有重放缓冲器和协议逻辑,该协议逻辑用于接收用于在点到点链路上被发送的微片序列中的微片,并确定该微片中的错误。基于该错误,该微片的副本被存储在重放缓冲器内的第一位置中,并且微片序列中接收的下一个微片的副本被存储在重放缓冲器内的第二位置中。微片的副本然后被写入寄存器,以供软件访问。软件访问。软件访问。

【技术实现步骤摘要】
用于通道裕量和表征的硬件记录


[0001]本公开涉及计算系统,并且具体地(但非排他地)涉及计算机接口。

技术介绍

[0002]半导体处理和逻辑设计方面的进展已允许可存在于集成电路器件 上的逻辑数量的增加。作为推论,计算机系统配置已从系统中的单个或多个集 成电路演进到各个集成电路上存在的多个核心、多个硬件线程和多个逻辑处理 器,以及集成在此类处理器内的其他接口。处理器或集成电路通常包括单个物 理处理器管芯,其中处理器管芯可以包括任意数量的核心、硬件线程、逻辑处 理器、接口、存储器、控制器中枢等。随着处理能力连同计算系统中的设备数 量一起增长,插槽与其他设备之间的通信变得更加关键。因此,互连已经从主 要处置电气通信的更传统的多点分支(multi

drop)总线发展到促进快速通信的 完全成熟的互连体系结构。不幸的是,随着对未来处理器以甚至更高的速率消 耗的需求,对现有互连体系结构的能力提出了相应的需求。互连体系结构可以 基于各种技术,包括外围组件互连快速(Peripheral Component InterconnectExpre本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于传输数据的装置,所述装置包括:端口,所述端口用于通过串行点到点链路耦合至另一设备,其中所述端口包括:重放缓冲器;以及协议电路,所述协议电路用于:接收用于在点到点链路上被发送的微片序列中的微片;确定所述微片中的错误;基于所述错误,将所述微片的副本存储在所述重放缓冲器内的第一位置中;接收所述微片序列中的下一微片;基于所述微片中的所述错误,将所述下一微片的副本存储在所述重放缓冲器内的第二位置中;以及使所述微片的副本和所述下一微片的副本被写入到寄存器,以供软件访问。2.如权利要求1所述的装置,其特征在于,所述协议电路进一步用于:从正常操作模式转变至记录模式,其中所述协议电路在所述正常操作模式下用一系列微片填充所述重放缓冲器,以供在涉及所述一系列微片中的一个或多个微片的重放操作中使用。3.如权利要求2所述的装置,其特征在于,从所述正常操作模式到所述记录模式的所述转变包括:排空所述重放缓冲器的至少部分,以允许与所述微片中的错误的发现相关联的、对所述微片和所述下一微片的记录。4.如权利要求2

3中的任一项所述的装置,其特征在于,从所述正常操作模式到所述记录模式的所述转变基于由软件写入到与所述链路相关联的配置寄存器的值。5.如权利要求4所述的装置,其特征在于,所述值基于由所述软件确定所述链路上的错误的阈值数量已被满足而被写入。6.如权利要求2

5中的任一项所述的装置,其特征在于,所述重放缓冲器包括接收器RX重放缓冲器,并且所述RX重放缓冲器对当处于所述正常操作模式时在所述端口处被接收的所有有效微片进行缓冲,同时等待另一接收到的微片的重放。7.如权利要求1

6中的任一项所述的装置,其特征在于,所述协议电路包括用于实现所述链路的逻辑物理层的物理层电路。8.如权利要求1

7中的任一项所述的装置,其特征在于,所述微片是在所述链路的运行时操作期间接收的。9.如权利要求1

8中的任一项所述的装置,其特征在于,所述协议电路进一步用于:接收紧接在所述微片序列中的所述微片之前的先前微片;以及基于所述错误,将所述先前微片的副本存储在所述重放缓冲器内的第三位置中。10.如权利要求9所述的装置,其特征在于,所述先前微片包括有效微片,并且基于所述先前微片和另一有效微片两者均有效而替换紧接在所述微片序列中的所述先前微片之前的所述另一有效微片。11.如权利要求9

10中的任一项所述的装置,其特征在于,所述协议电路进一步用于:标识所述微片的经校正版本或重放版本;以及基于所述错误,将所述微片的经校正版本或重放版本存储在所述重放缓冲器的第四位置中。
12.如权利要求11所述的装置,其特征在于,所述协议电路进一步用于:标识所述下一微片的经校正版本或重放版本;以及基于所述错误,将所述下一微片的另一副本存储在所述重放缓冲器的第五位置中,其中所述下一微片的所述另一副本标识所述下一个微片是否也具有错误。13.如权利要求12所述的装置,其特征在于,所述第一位置、所述第二位置、所述第三位置、所述第四位置和所述第五位置在所述重放缓冲器中逻辑相关,以指示所述第一位置、所述第二位置、所述第三位置、所述第四位置和所述第五位置中的每一者中所存储的数据与所述...

【专利技术属性】
技术研发人员:D
申请(专利权)人:英特尔公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1