数据线输入端接线结构及数据线制造技术

本发明专利技术涉及一种数据线输入端接线结构，包括输入端，所述输入端包括Q C输入端口及输出端口，所述Q C输入端口包括VB U S 1引脚，所述输出端口包括VB U S 2引脚及A C C引脚，所述VB U S 2引脚与A C C 2引脚并联后与所述VB U S 1引脚连接，所述A C C 2引脚所在支路上串联有一个上拉电阻以满足快充需要，还提供一种数据线，其包括输入端，所述输入端采用上述的数据线输入端接线结构，所述数据线进一步包括输出接头端，所述输出端口通过导线与所述输出接头端连接，本发明专利技术的数据线输入端接线结构具有制造成本低、可适配不同电子设备快充的优点。可适配不同电子设备快充的优点。可适配不同电子设备快充的优点。

【技术实现步骤摘要】
数据线输入端接线结构及数据线


[0001]本专利技术涉及到数据传输
，特别涉及一种数据线输入端接线结构及数据线。

技术介绍

[0002]随着人们生活节奏的加快，对电子设备的充电速率要求也越来越高。
[0003]现有的快充电路都是通过在数据线的输入端口之内或输出端口之内设置相应的电阻来增加充电电压从而实现快速充电，但是数据线端口内空间有限，由于快充电路结构较复杂，从而对于电路板精度要求较高，因此其制造成本相对较高。
[0004]因此，现在的数据线输入端接线结构还存在很大问题，亟须人们在此基础上继续创新研发，克服这些技术难题。

技术实现思路

[0005]为克服现有数据线输入端接线结构成本较高的技术难题，本专利技术提供了一种新型的数据线输入端接线结构及数据线。
[0006]本专利技术解决技术问题的方案是提供一种数据线输入端接线结构，包括输入端，所述输入端包括Q C输入端口及输出端口，所述Q C输入端口包括VB U S 1引脚，所述输出端口包括VB U S 2引脚及A C C引脚，所述VB U S 2引脚与A C C 2引脚并联后与所述VB U S 1引脚连接，所述A C C 2引脚所在支路上串联有一个上拉电阻以满足快充需要。
[0007]优选地，所述Q C输入端口之内及输出端口之内均不设置除了所述上拉电阻之外的电阻。
[0008]优选地，所述上拉电阻的阻值为54K
‑
58k。
[0009]优选地，所述Q C输入端口进一步包括D
‑
1引脚、D+1引脚、GND 1引脚，所述输出端口进一步包括D
‑
2引脚、D+2引脚及GND 2引脚，所述D
‑
1引脚与D
‑
2引脚连接，所述D+1引脚与D+2引脚连接，所述GND 1引脚与GND 2引脚连接。
[0010]优选地，所述输入端进一步包括PD输入端口，所述PD输入端口包括A1引脚、A4引脚、A 5引脚、A 6引脚、A7引脚、A9引脚及A12引脚，所述A1引脚及A12引脚均与GND 2引脚连接，所述A4引脚、A9引脚均与VB U S 2引脚连接，所述A 5引脚与A C C引脚连接，所述A 6引脚与D+2引脚连接，所述A 7引脚与D
‑
2引脚连接。
[0011]优选地，所述输入端进一步包括电路板，所述Q C输入端口、P D输入端口及输出端口之间通过所述电路板连接通电，所述Q C输入端口和所述PD输入端口的朝向不同，所述上拉电阻设置于所述电路板之上。
[0012]优选地，所述Q C输入端口为U S B Typ e
‑
A接头，所述PD输入端口为U S B Typ e
‑
C接头。
[0013]本专利技术解决技术问题的方案是提供一种数据线，包括如上所述的数据线输入端接线结构，所述数据线进一步包括输出接头端，所述输出端口通过导线与所述输出接头端连
接。
[0014]优选地，所述输出接头端包括VB U S 3引脚、D
‑
3引脚、D+3引脚、A C C 3引脚及GND 3引脚，所述VB U S 3引脚与VB U S 2引脚、所述A C C 3引脚与A C C 2引脚、所述D
‑
3引脚与D
‑
2引脚、所述D+3引脚与D+2引脚、所述GND 3引脚与GND 2引脚分别通过所述导线对应连接。
[0015]优选地，所述输出接头端包括Mi c ro U S B接头、Li ghtning接头或Typ e
‑
C接头中的一种或几种组合。
[0016]与现有技术相比，本专利技术的数据线输入端接线结构及数据线具有以下有益效果：
[0017]1.本专利技术的数据线输入端接线结构其通过在AC C 2引脚所在的支路上串联一个上拉电阻，使VB U S 2引脚处于高电平，从而增加功率，而在Q C输入端口及输出端口内均不设置电阻，简化电路结构以降低生产成本，输出端口连接不同的输出接头可满足不同方案的快充协议。
[0018]2.本专利技术的数据线输入端接线结构其Q C输入端口进一步包括D
‑
1引脚、D+1引脚、GND 1引脚，所述输出端口进一步包括D
‑
2引脚、D+2引脚及GND 2引脚，对应的引脚相互连接以满足充电功能及数据传输功能。
[0019]3.本专利技术的数据线输入端接线结构其进一步包括P D输入端口，PD输入端口与输出端口对应的引脚之间相互电性连接，且PD输入端口与Q C输入端口共用一部分的电路，节省材料的使用从而节省成本。
[0020]4.本专利技术的数据线输入端接线结构其各端口之间通过电路板连接通电，上拉电阻设置于电路板之上，结构稳定可靠。
[0021]5.本专利技术的数据线输入端接线结构其Q C输入端口为U S B Typ e
‑
A接头，PD输入端口为U S B Typ e
‑
C接头，由于两个不同的接头的设置，本专利技术的数据线输入端接线结构可与市面上大部分的电源适配器连接使用。
[0022]6.本专利技术还提供一种数据线，数据线通过采用上述数据线输入端接线结构，通过输出端口与不同的输出端接头(例如M i cro U S B、Li ghtning或Typ e
‑
C中的一种或几种组合)适配从而实现不同的快充协议，使得数据线可应用于不同型号电子设备的快充。
【附图说明】
[0023]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0024]图1是本专利技术第一实施例的数据线输入端接线结构的结构原理示意图。
[0025]图2是本专利技术第二实施例的数据线的内部结构示意图。
[0026]图3是本专利技术第二实施例的数据线的结构示意图。
[0027]图4是本专利技术第二实施例的数据线的一变型结构示意图。
[0028]图5是本专利技术第二实施例的数据线的另一变型结构示意图。
[0029]图6是本专利技术第三实施例的数据线输入端接线结构的结构原理示意图。
[0030]图7是本专利技术第四实施例的数据线的内部结构示意图。
[0031]图8是本专利技术第四实施例的数据线的结构示意图。
[0032]图9是本专利技术第四实施例的数据线的一变型结构示意图。
[0033]图10是本专利技术第四实施例的数据线的另一变型结构示意图。
[0034]附图标记：
[0035]10、数据线输入端接线结构；100、输入端；110、Q C输入端口；111、VB U S 1引脚；112、D
‑
1引脚；113、D+1引脚；114、GND 1引脚；120、输出端口；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据线输入端接线结构，其特征在于：包括输入端，所述输入端包括QC输入端口及输出端口，所述QC输入端口包括VBUS1引脚，所述输出端口包括VBUS2引脚及ACC引脚，所述VBUS2引脚与ACC2引脚并联后与所述VBUS1引脚连接，所述ACC2引脚所在支路上串联有一个上拉电阻以满足快充需要。2.如权利要求1所述的数据线输入端接线结构，其特征在于：所述QC输入端口之内及输出端口之内均不设置除了所述上拉电阻之外的电阻。3.如权利要求1所述的数据线输入端接线结构，其特征在于：所述上拉电阻的阻值为54K
‑
58k。4.如权利要求1所述的数据线输入端接线结构，其特征在于：所述QC输入端口进一步包括D
‑
1引脚、D+1引脚、GND1引脚，所述输出端口进一步包括D
‑
2引脚、D+2引脚及GND2引脚，所述D
‑
1引脚与D
‑
2引脚连接，所述D+1引脚与D+2引脚连接，所述GND1引脚与GND2引脚连接。5.如权利要求4所述的数据线输入端接线结构，其特征在于：所述输入端进一步包括PD输入端口，所述PD输入端口包括A1引脚、A4引脚、A5引脚、A6引脚、A7引脚、A9引脚及A12引脚，所述A1引脚及A12引脚均与GND2引脚连接，所述A4引脚、A9引脚均与VBUS2引脚连接，所述A5引脚与ACC引脚连接，所述A6引脚与D+2引脚连接...

【专利技术属性】
技术研发人员：张德辉，
申请(专利权)人：东莞市爱客德电子科技有限公司，
类型：发明
国别省市：