一种电流复用全差分共栅低噪声放大器制造技术

本发明专利技术提供一种电流复用全差分共栅低噪声放大器，包括LC谐振网络和构成互补输入级的第一互补输入级电路和第二互补输入级电路，其中第一互补输入级电路至少包括MN1和MP1；第二互补输入级电路至少包括MN2和MP2；MN1、MN2的栅极均连接V

【技术实现步骤摘要】
一种电流复用全差分共栅低噪声放大器


[0001]本专利技术涉及射频前端集成电路
，尤其涉及一种电流复用全差分共栅低噪声放大器。

技术介绍

[0002]低噪声放大器是射频前端电路中的重要模块，噪声系数、带宽、功耗等是其主要技术指标。一方面，考虑无线设备的待机时间，需要低噪声放大器具有低功耗特性；另一方面，随着工作频率的提高，单个管子所能提供的增益有限，导致低噪声放大器的增益较小。
[0003]面对射频前端电路对低噪声放大器增益高、功耗低的要求，现有的解决方案通常是通过在电路结构上采用正向体偏置技术降低电源电压，以及利用电路结构中的两个NMOS管通过复用偏置电流来进一步降低功耗。
[0004]但是，该电路结构的特性决定了LNA(Low Noise Amplifier,低噪声功率放大器)只能用于单端信号的放大，无法用于差分输入的情况。

技术实现思路

[0005]有鉴于此，本专利技术实施例提供一种电流复用全差分共栅低噪声放大器，不仅满足低噪声放大器增益高、功耗低的要求，还支持差分放大。技术方案如下：
[0006]本专利技术的实施例提供一种电流复用全差分共栅低噪声放大器，包括：LC谐振网络、以及构成互补输入级的第一互补输入级电路和第二互补输入级电路，所述第一互补输入级电路连接输入信号的同相输入端，所述第二互补输入级电路连接所述输入信号的反相输入端；
[0007]所述第一互补输入级电路包括同相共栅输入级电路和同相电流复用共栅输入级电路，所述同相共栅输入级电路至少包括第一NMOS管MN1，所述同相电流复用共栅输入级电路至少包括第一PMOS管MP1；
[0008]所述第二互补输入级电路包括反相共栅输入级电路和反相电流复用共栅输入级电路，所述反相共栅输入级电路至少包括第二NMOS管MN2，所述反相电流复用共栅输入级电路至少包括第二PMOS管MP2；
[0009]所述第一NMOS管MN1的栅极和所述第二NMOS管MN2的栅极均连接偏置电压V
biasn
，所述第一PMOS管MP1的栅极和所述第二PMOS管MP2的栅极均连接偏置电压V
biasp
；所述第一NMOS管MN1的漏极和所述第一PMOS管MP1的漏极连接，形成第一共漏端，所述第二NMOS管MN2的漏极和所述第二PMOS管MP2的漏极连接，形成第二共漏端；
[0010]所述LC谐振网络串联在所述第一共漏端和所述第二共漏端之间。
[0011]可选地，所述同相共栅输入级电路还包括：第一电感L1和第一电容C1；所述第一电容C1的一端连接所述输入信号的同相输入端，另一端分别与所述第一NMOS管MN1的源极、所述第一电感L1的一端连接，所述第一电感L1的另一端接地；
[0012]所述同相电流复用共栅输入级电路还包括：第二电感L2和第二电容C2；所述第二
电容C2的一端连接所述输入信号的同相输入端，另一端分别与所述第一PMOS管MP1的源极、所述第二电感L2的一端连接，所述第二电感L2的另一端接电源电压VDD；
[0013]所述反相共栅输入级电路还包括：第三电感L3和第三电容C3；所述第三电容C3的一端连接所述输入信号的反相输入端，另一端分别与所述第二NMOS管MN2的源极、所述第三电感L3的一端连接，所述第三电感L3的另一端接地；
[0014]所述反相电流复用共栅输入级电路还包括：第四电感L4和第四电容C4；所述第四电容C4的一端连接所述输入信号的反相输入端，另一端分别与所述第二PMOS管MP2的源极、所述第四电感L4的一端连接，所述第四电感L4的另一端接电源电压VDD。
[0015]可选地，所述LC谐振网络包括：电阻R1、第五电感L5和第五电容C5，所述电阻R1、所述第五电感L5、所述第五电容C5并联连接；
[0016]所述LC谐振网络串联在所述第一共漏端和所述第二共漏端之间，包括：
[0017]所述电阻R1的一端连接所述第一共漏端，另一端连接所述第二共漏端；
[0018]所述第五电感L5的一端连接所述第一共漏端，另一端连接所述第二共漏端；
[0019]所述第五电容C5的一端连接所述第一共漏端，另一端连接所述第二共漏端。
[0020]本专利技术的上述技术方案的有益效果是：
[0021]本专利技术实施例提供的电流复用全差分共栅低噪声放大器包括构成互补输入级的第一互补输入级电路和第二互补输入级电路，其中第一互补输入级电路至少包括第一NMOS管MN1和第一PMOS管MP1；第二互补输入级电路至少包括第二NMOS管MN2和第二PMOS管MP2；MN1的栅极和MN2的栅极均连接偏置电压V
biasn
，MP1的栅极和MP2的栅极均连接偏置电压V
biasp
；MN1的漏极和MP1的漏极连接，形成第一共漏端，MN2的漏极和MP2的漏极连接，形成第二共漏端；LC谐振网络串联在第一共漏端和第二共漏端之间。本专利技术实施例针对射频前端电路对低噪声放大器增益高、功耗低的要求，通过设计MN1/MP1、MN2/MP2的互补输入对，实现差分共栅放大器偏置电流的复用，在实现相同增益的情况，可以有效减小放大器的功耗。采用全差分结构可实现差分输入电压信号到负载两端差分输出电压的转换。
附图说明
[0022]图1为本专利技术实施例公开的电流复用全差分共栅低噪声放大器的一种结构示意图；
[0023]图2为本专利技术实施例公开的电流复用全差分共栅低噪声放大器的另一种结构示意图。
具体实施方式
[0024]为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。在下面的描述中，提供诸如具体的配置和组件的特定细节仅仅是为了帮助全面理解本专利技术的实施例。因此，本领域技术人员应该清楚，可以对这里描述的实施例进行各种改变和修改而不脱离本专利技术的范围和精神。另外，为了清楚和简洁，省略了对已知功能和构造的描述。
[0025]应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本专利技术的至少一个实施例中。因此，在整个说明书各处出现的
“
在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
[0026]在本专利技术的各种实施例中，应理解，下述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本专利技术实施例的实施过程构成任何限定。
[0027]针对射频前端电路对低噪声放大器增益高、功耗低的要求，本专利技术实施例采用互补共栅结构作为输入级，用于提升输入级的等效跨导；同时，构成互补输入级的两个互补输入级电路中的共栅输入管共用直流电流，不需要引入额外的直流功耗，以及本专利技术实施例采用全差分结构实现差分输入电压信号到负载两端差分输出电压的转换。
[0028]如图1所示，本专利技术实施例提供的电流复用全差分共栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电流复用全差分共栅低噪声放大器，其特征在于，包括：LC谐振网络、以及构成互补输入级的第一互补输入级电路和第二互补输入级电路，所述第一互补输入级电路连接输入信号的同相输入端，所述第二互补输入级电路连接所述输入信号的反相输入端；所述第一互补输入级电路包括同相共栅输入级电路和同相电流复用共栅输入级电路，所述同相共栅输入级电路至少包括第一NMOS管MN1，所述同相电流复用共栅输入级电路至少包括第一PMOS管MP1；所述第二互补输入级电路包括反相共栅输入级电路和反相电流复用共栅输入级电路，所述反相共栅输入级电路至少包括第二NMOS管MN2，所述反相电流复用共栅输入级电路至少包括第二PMOS管MP2；所述第一NMOS管MN1的栅极和所述第二NMOS管MN2的栅极均连接偏置电压V
biasn
，所述第一PMOS管MP1的栅极和所述第二PMOS管MP2的栅极均连接偏置电压V
biasp
；所述第一NMOS管MN1的漏极和所述第一PMOS管MP1的漏极连接，形成第一共漏端，所述第二NMOS管MN2的漏极和所述第二PMOS管MP2的漏极连接，形成第二共漏端；所述LC谐振网络串联在所述第一共漏端和所述第二共漏端之间。2.根据权利要求1所述的电流复用全差分共栅低噪声放大器，其特征在于，所述同相共栅输入级电路还包括：第一电感L1和第一电容C1；所述第一电容C1的一端连接所述输入信号的同相输入端，...

【专利技术属性】
技术研发人员：杨凝，付润杰，洪力，高海军，陈奇超，戴扬，汪志强，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：