本申请涉及一种低噪声放大器电路及射频前端电路，所述低噪声放大器电路包括第一晶体管和第二晶体管，其中：所述第一晶体管的栅极连接所述低噪声放大器电路的输入端，所述第一晶体管的源极接地；所述第二晶体管的栅极和漏极连接所述低噪声放大器电路的供电端，所述第二晶体管的漏极还连接所述低噪声放大器电路的输出端；所述第一晶体管的漏极和所述第二晶体管的源极合并在一起；其中，所述第一晶体管为浮体晶体管，所述第二晶体管为体接触晶体管。本申请具有提升放大器性能并减少电路占用面积的效果。面积的效果。面积的效果。
【技术实现步骤摘要】
一种低噪声放大器电路及射频前端电路
[0001]本申请涉及通讯器件的
，更具体地涉及一种低噪声放大器电路及射频前端电路。
技术介绍
[0002]传统的低噪声放大器(Low Noise Amplifier，简称为LNA)的核心电路中，连接输入端的晶体管的漏极以及连接输出端的晶体管的源极这两者的对地寄生结电容会限制LNA在高频应用时的性能。虽然绝缘硅(Silicon
‑
On
‑
Insulator，简称为SOI)LNA的寄生电容比较小，但在毫米波频段还是对LNA性能有显著的影响。
[0003]相关技术中采用了在上述两个晶体管之间加入电感与寄生结电容谐振的方案来提高LNA的工作频率，如图1所示，其中连接输入端的晶体管的漏极和连接输出端的晶体管的源极这两者之间额外增加了电感的结构，用来与寄生电容谐振。这样的解决方案会导致电路结构比较复杂，而且额外的电感还增加了电路面积。
[0004]因此，需要提供一种新的低噪声放大器电路，以解决上述技术问题。
技术实现思路
[0005]为了解决上述问题而提出了本申请。根据本申请一方面，提供了一种低噪声放大器电路，所述低噪声放大器电路包括第一晶体管和第二晶体管，其中：所述第一晶体管的栅极连接所述低噪声放大器电路的输入端，所述第一晶体管的源极接地；所述第二晶体管的栅极和漏极连接所述低噪声放大器电路的供电端，所述第二晶体管的漏极还连接所述低噪声放大器电路的输出端；所述第一晶体管的漏极和所述第二晶体管的源极合并在一起；其中，所述第一晶体管为浮体晶体管，所述第二晶体管为体接触晶体管。
[0006]在本申请的一个实施例中，所述低噪声放大器电路还包括第一电感器，所述第一电感器耦连在所述第一晶体管的栅极和所述低噪声放大器电路的输入端之间。
[0007]在本申请的一个实施例中，所述低噪声放大器电路还包括第二电感器，所述第二电感器耦连在所述第一晶体管的源极和地之间。
[0008]在本申请的一个实施例中，所述低噪声放大器电路还包括第三电感器，所述第三电感器耦连在所述第二晶体管的漏极和所述低噪声放大器电路的供电端之间。
[0009]在本申请的一个实施例中，所述低噪声放大器电路还包括电容器，所述电容器耦连在所述第二晶体管的漏极和所述低噪声放大器电路的输出端之间。
[0010]根据本申请另一方面，提供了一种射频前端电路，所述射频前端电路包括射频接收器，所述射频接收器用于接收射频信号，所述射频接收器包括低噪声放大器电路，所述低噪声放大器电路用于放大所述射频信号，所述低噪声放大器电路包括第一晶体管和第二晶体管，其中：所述第一晶体管的栅极连接所述低噪声放大器电路的输入端，所述第一晶体管的源极接地；所述第二晶体管的栅极和漏极连接所述低噪声放大器电路的供电端，所述第二晶体管的漏极还连接所述低噪声放大器电路的输出端；所述第一晶体管的漏极和所述第
二晶体管的源极合并在一起；其中，所述第一晶体管为浮体晶体管，所述第二晶体管为体接触晶体管。
[0011]在本申请的一个实施例中，所述低噪声放大器电路还包括第一电感器，所述第一电感器耦连在所述第一晶体管的栅极和所述低噪声放大器电路的输入端之间。
[0012]在本申请的一个实施例中，所述低噪声放大器电路还包括第二电感器，所述第二电感器耦连在所述第一晶体管的源极和地之间。
[0013]在本申请的一个实施例中，所述低噪声放大器电路还包括第三电感器，所述第三电感器耦连在所述第二晶体管的漏极和所述低噪声放大器电路的供电端之间。
[0014]在本申请的一个实施例中，所述低噪声放大器电路还包括电容器，所述电容器耦连在所述第二晶体管的漏极和所述低噪声放大器电路的输出端之间。
[0015]根据本申请实施例的低噪声放大器电路，第一晶体管的漏极和第二晶体管的源极相合并，减少了第一晶体管漏极以及第二晶体管源极的对地寄生结电容，继而减少了寄生结电容对放大器在高频应用时的限制，提升了放大器的性能，并且电路结构更加精简，可以减少电路占用面积。
附图说明
[0016]通过结合附图对本申请实施例进行更详细的描述，本申请的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本申请实施例的进一步理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请，并不构成对本申请的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
[0017]图1示出了现有技术中低噪声放大器电路的示例性示意图。
[0018]图2示出了根据本申请实施例的低噪声放大器电路的示例性示意图。
[0019]图3示出了本申请实施例中第一晶体管的漏极和第二晶体管的源极合并后的共源共栅结构的版图。
[0020]图4示出了本申请实施例中第一晶体管的漏极和第二晶体管的源极合并的剖面图。
[0021]图5示出了第一晶体管的漏极和第二晶体管的源极未合并的共源共栅结构的剖面图。
[0022]图6示出了本申请实施例中第一晶体管的漏极和第二晶体管的源极合并后的版图。
[0023]图7示出了根据本申请实施例的射频前端电路的结构示意图。
具体实施方式
[0024]为了使得本申请的目的、技术方案和优点更为明显，下面将参照附图详细描述根据本申请的示例实施例。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是本申请的全部实施例，应理解，本申请不受这里描述的示例实施例的限制。基于本申请中描述的本申请实施例，本领域技术人员在没有付出创造性劳动的情况下所得到的所有其他实施例都应落入本申请的保护范围之内。
[0025]图1示出了现有技术中低噪声放大器电路100的示例性示意图。如图1所示，低噪声
放大器电路100包括第一晶体管110和第二晶体管120。其中，为了减少第一晶体管110的漏极和第二晶体管120的源极这两者的对地寄生结电容C0对低噪声放大器电路100的性能的影响，第一晶体管110的漏极和第二晶体管120的源极这两者之间额外增加了电感器130，用来与第一晶体管110的漏极和第二晶体管120的源极这两者的对地寄生结电容C0谐振。这样的解决方案会导致电路结构比较复杂，而且额外的电感还增加了电路面积。
[0026]基于此，本申请提供了一种低噪声放大器电路，下面结合图2到图6来描述。
[0027]图2示出了根据本申请实施例的低噪声放大器电路200的示例性示意图。如图2所示，该低噪声放大器电路200包括第一晶体管M1和第二晶体管M2。第一晶体管M1和第二晶体管M2组成共源共栅(cascode)结构。其中，第一晶体管M1的栅极直接或者间接连接低噪声放大器电路200的输入端，第一晶体管M1的源极直接或者间接接地。第二晶体管M2的栅极和漏极直接或者间接连接低噪声放大器电路200的供电端，第二晶体管M2的漏极还直接或者间接连接低噪声放大器电路200的输出端。第一晶体管M1的漏极和第二晶体管M2的源极合并在一起。其中，第一晶体管M1为浮体晶体管(Floa本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种低噪声放大器电路，其特征在于，所述低噪声放大器电路包括第一晶体管和第二晶体管，其中：所述第一晶体管的栅极连接所述低噪声放大器电路的输入端，所述第一晶体管的源极接地；所述第二晶体管的栅极和漏极连接所述低噪声放大器电路的供电端，所述第二晶体管的漏极还连接所述低噪声放大器电路的输出端；所述第一晶体管的漏极和所述第二晶体管的源极合并在一起；其中，所述第一晶体管为浮体晶体管，所述第二晶体管为体接触晶体管。2.根据权利要求1所述的低噪声放大器电路，其特征在于，所述低噪声放大器电路还包括第一电感器，所述第一电感器耦连在所述第一晶体管的栅极和所述低噪声放大器电路的输入端之间。3.根据权利要求1所述的低噪声放大器电路，其特征在于，所述低噪声放大器电路还包括第二电感器，所述第二电感器耦连在所述第一晶体管的源极和地之间。4.根据权利要求1所述的低噪声放大器电路，其特征在于，所述低噪声放大器电路还包括第三电感器，所述第三电感器耦连在所述第二晶体管的漏极和所述低噪声放大器电路的供电端之间。5.根据权利要求1
‑
4中的任一项所述的低噪声放大器电路，其特征在于，所述低噪声放大器电路还包括电容器，所述电容器耦连在所述第二晶体管的漏极和所述低噪声放大器电路的输出端之间。6.一种射频前端电路，其特征在于，所述射频前端电路包括射频接收器，所...
【专利技术属性】
技术研发人员：程仁豪，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。