一种基于FPGA的高速LVDS信号质量检测方法及装置制造方法及图纸

本发明专利技术涉及信号检测技术领域，具体涉及一种基于FPGA的高速LVDS信号质量检测方法及装置。该方法包括LVDS信号发射装置发射准备好之后，PC下发锁相环频率调整命令给FPGA内部的通信模块，FPGA解析命令，进行锁相环输出频率的调整，使得CLK的时钟频率和被测信号的频率匹配；频率调整完毕之后，等待PC下发开始采集指令，FPGA自动进行延时调整，统计采样数据，存储数据；经数据上传模块和通信模块发送数据给PC，PC接收到数据后进行绘图显示。本发明专利技术规避了ADC芯片的使用，针对使用广泛的LVDS信号，对其信号质量给出一个简单、便捷、低成本的定性判断，可以大大降低检测成本。可以大大降低检测成本。可以大大降低检测成本。

【技术实现步骤摘要】
一种基于FPGA的高速LVDS信号质量检测方法及装置


[0001]本专利技术涉及信号检测
，尤其涉及一种基于FPGA的高速LVDS信号质量检测方法及装置。

技术介绍

[0002]LVDS信号是一种低压差分信号技术接口，它是NS公司为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制一种的数据视频信号传输方式。它利用非常低的电压摆幅在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，速度可以达到1.6Gbps，在一些特殊条件下可以达到3Gbps。
[0003]当下在很多产品中都会用到LVDS这种信号，但由于LVDS信号速度比较高，在产品测试时，普通的示波器带宽达不到，无法检测LVDS的信号质量。只有采用高端示波器加差分探头的方法才能检测其信号质量，带来了高昂的测试成本。
[0004]然而，信号质量检测其实就是模拟信号量化的过程，通过量化指标来反映信号质量的好与坏。根据奈奎斯特定理，当采样频率大于信号中最高频率的2倍时，采样后的数字信号完整的保留了原始信号中的信息。通常模拟信号的量化手段为采用和模本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的高速LVDS信号质量检测方法，其特征在于，所述基于FPGA的高速LVDS信号质量检测方法包括以下步骤：LVDS信号发射装置发射准备好之后，PC下发锁相环频率调整命令给FPGA内部的通信模块，FPGA解析命令，进行锁相环输出频率的调整，使得CLK的时钟频率和被测信号的频率匹配；频率调整完毕之后，等待PC下发开始采集指令，FPGA自动进行延时调整，统计采样数据，存储数据；经数据上传模块和通信模块发送数据给PC，PC接收到数据后进行绘图显示。2.如权利要求1所述的基于FPGA的高速LVDS信号质量检测方法，其特征在于，所述基于FPGA的高速LVDS信号质量检测方法中，等待PC下发开始采集指令，LVDS信号开始采集后，还包括相位校准，相位校准的方法为：FPGA内部产生一个周期性的同步信号作为TDC的start触发信号，LVDS输入信号作为TDC的stop信号，并得出start信号和stop信号之间的相位差；根据所述相位差的值来调整FPGA内部的锁相环输出时钟信号的相位，并修正start信号和stop信号之间的相位差。3.如权利要求2所述的基于FPGA的高速LVDS信号质量检测方法，其特征在于，所述相位校准为周期性的，校准的时机由FPGA内部逻辑编程控制。4.如权利要求1所述的基于FPGA的高速LVDS信号质量检测方法，其特征在于，所述基于FPGA的高速LVDS信号质量检测方法中，等待PC下发开始采集指令，在LVDS信号开始采集时，LVDS信号的采集方法包括：开始采集时调节延时步进，每调节一个延时步进，采集一次数据；存储每次延时步进的值和采集到的数据，直到所有步进调节完毕，获得对应次数的采样点数据；获得的采样点数据通过数据上传模块和通信模块发送给PC，并进行绘图显示，供用户参考。5.如权利要求4所述的基于FPGA的高速LVDS信号质量检测方法，其特征在于，开始采集时调节延时步进，其中，设延时单元的可调范围为D，可调节步进为N，则每个步进的延时值为D/N；每调节一个延时步进，采集一次数据，其中，设包含8个采样点数据，则直到N个步进调节完毕时，获得8N个采样点数据。6.一种基于FPGA的高速LVDS信号质量检测装置，其特征在于，所述基于FPGA的高速LVDS信号质量检测装置采用权利要求1
‑
5中任意一项所...

【专利技术属性】
技术研发人员：范书广，卢小银，苗小冬，郝伟，谢梅林，王亚奎，
申请(专利权)人：合肥中科君达视界技术股份有限公司，
类型：发明
国别省市：