基于1588协议的频率同步精度检测方法及自适应系统技术方案

本发明专利技术公开了基于1588协议的频率同步精度检测方法及自适应系统，其方法：PHY芯片和FPGA内部的PHC IP核对1588报文进行解析并计算处理，恢复出同步时钟信号，输送给PLL模块做参考源，用于实现系统基本的频率同步方式；同时输送给TDC模块用于监测对比。PHY芯片恢复出syncE时钟信号，经过R分频器分频出时钟信号并送入TDC模块；上述步骤得到的两个频率相同的时钟信号进行信号周期对比，判断syncE时钟信号质量是否正常；根据对比结果决定信号开关状态，决定PLL以syncE时钟信号还是以PHC IP核解析的时钟信号做为参考同步源。发明专利技术可规避syncE质量下降带来的通信问题，增强系统的鲁棒性。棒性。棒性。

【技术实现步骤摘要】
基于1588协议的频率同步精度检测方法及自适应系统


[0001]本专利技术涉及无线通信时钟同步
，尤其基于1588协议的频率同步精度检测方法及自适应系统。

技术介绍

[0002]基于IEEE 1588协议的同步技术包括时间同步和时钟同步，对于无线通信来说时钟同步至关重要，是基站正常工作的必要条件。性能良好的时钟同步能有效提高PTP的精度。一般情况下，频率同步可由调整从时钟来实现，即主时钟下发时间戳等报文信息给从时钟，对从时钟进行频率调整或相位调整使其与主时钟频率同步，即软锁方案。还有一种由syncE实现频率同步的方式，syncE即同步以太网，是一种采用以太网链路码流恢复时钟的技术，其频率精度由源端高精度的銣钟或原子钟保证。syncE具有很高的频率稳定度，配合1588V2协议，可以将时间同步精度做到很高，所以最理想的频率同步是由syncE来实现的。但在实际应用中，syncE质量可能会出现问题，虽然有报文传递时钟质量信息提醒slave端，传输路径中会配备较高精度的同步单元作为备份，但还是不能避免出现问题，比如人为的软件或硬件操作，设备故障等，导致PHY芯片恢复出来时钟信号频率精度不高，但被当做syncE信号提供给系统作为参考时钟，受此影响PTP精度会严重下降。往往只有感受到通信质量下降之后，工程师才会紧急定位解决或者采取补救措施。既不利于系统的稳定工作，也给通信用户带来不良体验。

技术实现思路

[0003]本专利技术的主要目标是优化上述通信流程，提供一种基于1588协议的频率同步精度检测方法及自适应系统。
[0004]本专利技术的目的是通过以下技术方案来实现的：基于1588协议的频率同步精度检测方法，包括以下具体步骤：S1：PHY芯片和FPGA内部的PHC IP核对1588报文进行解析并计算处理，恢复出同步时钟信号，输送给PLL模块做参考源，用于实现系统基本的频率同步方式；并输送给TDC模块作为检测基准；S2：PHY芯片从以太网链路码流恢复出syncE时钟信号，经过R分频器分频出与步骤S1频率相同的时钟信号并送入TDC模块；S3：以步骤S1恢复的时钟信号作为检测基准，与步骤S2得到的时钟信号进行信号周期对比，判断步骤S2得到的时钟信号质量是否正常；S4：根据对比结果决定信号开关的开启或关闭状态，并决定PLL以步骤S2得到的时钟信号还是以步骤S1得到的时钟信号作为参考同步源。
[0005]进一步地，基于1588协议的频率同步精度检测方法，还包括设定PLL参考源的优先级，syncE时钟信号优先级最高，PHC IP核解析出的时钟信号次之。
[0006]进一步地，所述S1具体包括以下步骤：
S101：PHY芯片将1588报文发送给FPGA，FPGA内部的PHC IP核从1588报文中获取时钟源信息；S102：将时钟源信息与输入的工作时钟信号进行对比得到adjustperiod，adjustcount等相关寄存器数据；S103：通过相关寄存器调整工作时钟，使工作时钟的信号周期、步进与时钟源保持一致；S104：以调整后的时钟信号为基准计数产生基准频率信号，并输出给TDC模块和PLL模块。
[0007]进一步地，所述S3具体包括以下步骤：S301：TDC接收步骤S1恢复的频率信号，作为检测精度的基准信号；S302: TDC通过上升沿计数，统计步骤S2分频后的syncE时钟信号周期，与基准信号实时地比较快慢；S303：根据设定的精度检测标准，实时判断syncE时钟信号周期是否在设定范围之内，即syncE的频率精度是否正常；进一步地，所述S4中：控制模块根据对比结果决定信号开关的开启或关闭状态，具体为：当TDC检测到的信号周期在设定范围之间时，判定syncE精度正常，打开开关，将syncE信号输出给PLL模块，此时PLL模块中有两路输入参考信号；当检测到信号周期超范围时，系统判定syncE精度异常，控制模块关闭开关，PLL此时只有PHC IP核解析出来时钟信号一路输入参考信号。
[0008]进一步地，所述S4中：选择PLL以步骤S2得到的时钟信号还是以步骤S1得到的时钟信号作为参考同步源，具体为：当syncE精度正常时，PLL模块中有两路输入参考信号，PLL选用高优先级的syncE时钟信号作为参考同步源；当syncE精度异常时，PLL只有一路输入参考信号，即锁定到PHC IP核恢复出来的时钟信号作为参考同步源，维持系统的正常工作。
[0009]基于1588协议的频率同步精度检测自适应系统，包括PHY芯片、FPGA、锁相环、TCXO、TDC模块、开关、控制模块和R分频器；所述PHY芯片将1588报文和syncE时钟信号分别传输至所述FPGA和所述R分频器；所述FPGA内部处理1588报文并调整时钟信号输送至锁相环和TDC模块；所述R分频器将syncE时钟信号进行分频，并将分频后的时钟信号传输至TDC模块；所述TDC模块将FPGA传输的时钟信号与R分频器传输的时钟信号进行对比处理，并将R分频器传输的时钟信号传输至所述开关，开关将信号传输至所述锁相环；锁相环根据结果选择时钟信号参考源；所述控制模块与TDC模块相连接，用于监控对比结果；所述控制模块输出端与开关相连接，控制模块根据对比结果控制开关开启或关闭；所述TCXO与所述锁相环相连接，为锁相环提供系统时钟。
[0010]进一步地，所述FPGA包括PHC IP核和相关寄存器；PHC IP核从1588报文中获取时钟源信息，并通过相关寄存器同步调整工作时钟，使工作时钟的信号周期、步进与时钟源保持一致，再以调整后的时钟信号为基准计数，产生基准频率信号并输出。
[0011]进一步地，所述TDC模块内设置有对比算法，具体为：TDC以PHC IP核产生的时钟信
号为基准，捕捉syncE时钟信号每个上升沿来计数，统计信号周期，与基准时钟信号实时比较快慢，误差在设定范围内判定syncE时钟信号精度正常，误差在设定范围之外判定syncE时钟信号精度异常。
[0012]进一步地，所述锁相环内设置有参考源选择算法，具体为：syncE时钟信号优先级最高，PHC IP核产生的时钟信号为次级。
[0013]本专利技术的有益效果：本专利技术以PHC IP核解析出的时钟信号做参考源，作为实现频率同步的基础方式，并实时对比syncE时钟信号和PHC IP核解析出的时钟信号的频率精度，当检测到的频率精度误差满足一定范围要求，则选用syncE实现频率同步；当主时钟或者网络中间设备出现问题等情况发生时，syncE信号的频率精度误差必然会超出设定范围。被系统检测到后，syncE质量会判定为不合格，系统自动切换至PHC IP核解析出的时钟信号做同步源这一基础方式实现频率同步，当syncE质量恢复正常时，自动切换回syncE做参考源实现频率同步的模式。本专利技术可及时规避syncE质量下降带来的通信问题，避免对用户体验造成不良影响，增强了系统的鲁棒性。
附图说明
[0014]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于1588协议的频率同步精度检测方法，其特征在于，包括以下具体步骤：S1：PHY芯片和FPGA内部的PHC IP核对1588报文进行解析并计算处理，恢复出同步时钟信号，输送给PLL模块做参考源，用于实现系统基本的频率同步方式；并输送给TDC模块作为检测基准；S2：PHY芯片从以太网链路码流恢复出syncE时钟信号，经过R分频器分频出与步骤S1频率相同的时钟信号并送入TDC模块；S3：以步骤S1恢复的时钟信号作为检测基准，与步骤S2得到的时钟信号进行信号周期对比，判断步骤S2得到的时钟信号质量是否正常；S4：根据对比结果决定信号开关的开启或关闭状态，并决定PLL以步骤S2得到的时钟信号还是以步骤S1得到的时钟信号作为参考同步源。2.根据权利要求1所述的基于1588协议的频率同步精度检测方法，其特征在于，还包括设定PLL参考源的优先级，syncE时钟信号优先级最高，PHC IP核解析出的时钟信号次之。3.根据权利要求1所述的基于1588协议的频率同步精度检测方法，其特征在于，所述S1具体包括以下步骤：S101：PHY芯片将1588报文发送给FPGA，FPGA内部的PHC IP核从1588报文中获取时钟源信息；S102：将时钟源信息与输入的工作时钟信号进行对比；S103：通过相关寄存器调整工作时钟，使工作时钟的信号周期、步进与时钟源保持一致；S104：以调整后的时钟信号为基准计数产生基准频率信号，并输出给TDC模块和PLL模块。4.根据权利要求1所述的基于1588协议的频率同步精度检测方法，其特征在于，所述S3具体包括以下步骤：S301：TDC接收步骤S1恢复的频率信号，作为检测精度的基准信号；S302: TDC通过上升沿计数，统计步骤S2分频后的syncE时钟信号周期，与基准信号实时地比较快慢；S303：根据设定的精度检测标准，实时判断syncE时钟信号周期是否在设定范围之内，即syncE的频率精度是否正常。5.根据权利要求1所述的基于1588协议的频率同步精度检测方法，其特征在于，所述S4中：根据对比结果决定信号开关的开启或关闭状态，具体为：当TDC检测到的信号周期在设定范围之内时，判定syncE精度正常，控制模块打开开关，将syncE信号输出给PLL模块，此时PLL模块中有两路输入参考信号；当检测到信号周期超出范围时，系统判定syncE精度异常，控制模块关闭开关，PLL此时只有PHC IP核解析出来的时钟信号一路输入参考信号。6.根据权利要求1所述...

【专利技术属性】
技术研发人员：崔杰龙，
申请(专利权)人：四川创智联恒科技有限公司，
类型：发明
国别省市：