本申请适用于显示技术领域，提出一种静电保护电路、阵列基板及显示装置，其中静电保护电路设于基板上，静电保护电路包括：栅极线，栅极线形成于基板上；数据线，数据线形成于基板上；封闭的短路环，短路环形成于基板上；第一静电保护单元，第一静电保护单元电连接于短路环与栅极线；第二静电保护单元，第二静电保护单元电连接于短路环与数据线；阵列基板包括静电保护电路；显示装置包括静电保护电路或阵列基板；本申请通过设置封闭的短路环和静电保护单元平衡各个线路的静电电压，以改善静电放电，从而改善显示器损坏的情况，提高了显示器在生产、组装、运输过程中的抗静电能力和可靠性，提高了显示器的使用寿命。高了显示器的使用寿命。高了显示器的使用寿命。
【技术实现步骤摘要】
静电保护电路、阵列基板及显示装置
[0001]本申请属于显示器
，尤其涉及一种静电保护电路、阵列基板及显示装置。
技术介绍
[0002]薄膜晶体管液晶显示器(TFT
‑
LCD)的驱动底板是由许多的晶体管成阵列式排布组成，每个像素都会设计TFT开关，用于控制各像素的显示，比如：一个分辨率1024RGB*768的显示器驱动底板上，有1024*3＝3072根数据线(data line)，有768根栅极线(gate line)，有1024*3*768＝2359296个晶体管，而晶体管由源极、漏极和栅极组成，每个晶体管的源极、漏极和栅极都会通过金属走线连上驱动IC，所以驱动底板整面都是密集而细小的金属线路，该结构在制造、组装、搬运、使用的过程中极易产生静电。当相近的线路上有产生的静电存在电压差异时，就会形成放电并造成静电击伤，从而造成显示器的损坏。
技术实现思路
[0003]针对上述问题，本申请提供了一种静电保护电路、阵列基板及显示装置，至少解决了在先技术中相近的线路上易出现静电电压差并造成静电击伤的问题。
[0004]本申请实施例提供一种静电保护电路，设于基板上，包括：
[0005]栅极线，所述栅极线形成于所述基板上；
[0006]数据线，所述数据线形成于所述基板上；
[0007]封闭的第一短路环，所述第一短路环形成于所述基板上，
[0008]第一静电保护单元，所述第一静电保护单元电连接于所述短路环与所述栅极线；
[0009]第二静电保护单元，所述第二静电保护单元电连接于所述短路环与所述数据线。
[0010]在一实施例中，所述第一静电保护单元与所述第二静电保护单元具有相同的结构且均包括第一晶体管、第二晶体管、第一外引线与第二外引线，所述第一晶体管的源极与所述第二晶体管的漏极电连接且所述第一晶体管的源极、所述第一晶体管的栅极均电连接于所述第一外引线，所述第一晶体管的漏极与所述第二晶体管的源极电连接且所述第二晶体管的源极、所述第二晶体管的栅极均电连接于所述第二外引线；
[0011]所述第一外引线电连接于所述栅极线或所述数据线，所述第二外引线电连接于所述短路环。
[0012]在一实施例中，所述静电保护电路还包括设于所述基板上的公共电极与一个第三静电保护单元；所述第三静电保护单元电连接于所述短路环与所述公共电极。
[0013]在一实施例中，所述第一静电保护单元、所述第二静电保护单元与所述第三静电保护单元具有相同的结构且均包括第一晶体管、第二晶体管、第一外引线与第二外引线，所述第一晶体管的源极与所述第二晶体管的漏极电连接且所述第一晶体管的源极、所述第一晶体管的栅极均电连接于所述第一外引线，所述第一晶体管的漏极与所述第二晶体管的源极电连接且所述第二晶体管的漏极、所述第二晶体管的栅极均电连接于所述第二外引线；
[0014]所述第一外引线电连接于所述栅极线、所述数据线或所述公共电极，所述第二外
引线电连接于所述短路环。
[0015]在一实施例中，所述短路环包括封闭的第一短路环和封闭的第二短路环，所述第一短路环、所述第二短路环均形成于所述基板上；
[0016]所述第一静电保护单元电连接于所述第一短路环与所述栅极线，且所述第二静电保护单元电连接于所述第二短路环与所述数据线。
[0017]在一实施例中，所述静电保护电路还包括设于所述基板上的公共电极与至少两个第三静电保护单元，所述公共电极形成于所述基板；一个所述第三静电保护单元电连接于所述第一短路环与公共电极，且另一个所述第三静电保护单元电连接于所述第二短路环与公共电极。
[0018]在一实施例中，所述第一静电保护单元、所述第二静电保护单元与所述第三静电保护单元具有相同的结构且均包括第一晶体管、第二晶体管、第一外引线与第二外引线，所述第一晶体管的源极与所述第二晶体管的漏极电连接且所述第一晶体管的源极、所述第一晶体管的栅极均电连接于第一外引线，所述第一晶体管的漏极与所述第二晶体管的源极电连接且所述第二晶体管的漏极、所述第二晶体管的栅极均电连接于第二外引线；
[0019]所述第一外引线电连接于所述栅极线、所述数据线或所述公共电极，所述第二外引线电连接于所述第一短路环或所述第二短路环。
[0020]本申请实施例还提供一种阵列基板，包括所述静电保护电路。
[0021]在一实施例中，所述栅极线与所述数据线均有多条，每条所述栅极线的至少一端设有所述第一静电保护单元，每条所述数据线的至少一端设有所述第二静电保护单元。
[0022]本申请实施例还提供一种显示装置，包括：所述静电保护电路；或所述阵列基板。
[0023]本申请针对在先技术中相近的线路上易出现静电电压差并造成静电击伤的问题作出改进设置，在基板上设置封闭的短路环，并设置静电保护单元分别将第一短路环与栅极线、第一短路环与数据线相连，起到平衡各个线路的静电电压的作用，从而减小各个线路之间的静电电压差，达到减少静电放电的效果；
[0024]本申请通过设置封闭的短路环和静电保护单元平衡各个线路的静电电压，以改善静电放电，从而改善显示器损坏的情况，提高了显示器在生产、组装、运输过程中的抗静电能力和可靠性，提高了显示器的使用寿命，实用性强。
附图说明
[0025]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0026]图1为本申请第一实施例提供的静电保护电路的示意图。
[0027]图2为本申请第二实施例提供的静电保护电路的示意图。
[0028]图3为本申请第三实施例提供的静电保护电路的示意图。
[0029]图4为本申请第四实施例提供的静电保护电路的示意图。
[0030]图5为图1至图4提供的静电保护电路中静电保护单元的示意图。
[0031]图6为图5所示的静电保护单元的结构示意图。
[0032]图7为另一实施例中静电保护单元的示意图。
[0033]图8为又一实施例中静电保护单元的示意图。
[0034]图中标记的含义为：
[0035]100、静电保护电路；
[0036]11、栅极线；12、数据线；13、公共电极；
[0037]20、短路环；21、第一短路环；22、第二短路环；
[0038]301、第一晶体管；302、第二晶体管；303、第三晶体管；304、第四晶体管；305、第五晶体管；306、第一外引线；307、第二外引线；31、第一静电保护单元；32、第二静电保护单元；33、第三静电保护单元。
具体实施方式
[0039]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图即实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种静电保护电路，设于基板上，其特征在于，所述静电保护电路包括：栅极线，所述栅极线形成于所述基板上；数据线，所述数据线形成于所述基板上；封闭的短路环，所述短路环形成于所述基板上；第一静电保护单元，所述第一静电保护单元电连接于所述短路环与所述栅极线；第二静电保护单元，所述第二静电保护单元电连接于所述短路环与所述数据线。2.根据权利要求1所述的静电保护电路，其特征在于，所述第一静电保护单元与所述第二静电保护单元具有相同的结构且均包括第一晶体管、第二晶体管、第一外引线与第二外引线，所述第一晶体管的源极与所述第二晶体管的漏极电连接且所述第一晶体管的源极、所述第一晶体管的栅极均电连接于所述第一外引线，所述第一晶体管的漏极与所述第二晶体管的源极电连接且所述第二晶体管的源极、所述第二晶体管的栅极均电连接于所述第二外引线；所述第一外引线电连接于所述栅极线或所述数据线，所述第二外引线电连接于所述短路环。3.根据权利要求1所述的静电保护电路，其特征在于，所述静电保护电路还包括设于所述基板上的公共电极与一个第三静电保护单元；所述第三静电保护单元电连接于所述短路环与所述公共电极。4.根据权利要求3所述的静电保护电路，其特征在于，所述第一静电保护单元、所述第二静电保护单元与所述第三静电保护单元具有相同的结构且均包括第一晶体管、第二晶体管、第一外引线与第二外引线，所述第一晶体管的源极与所述第二晶体管的漏极电连接且所述第一晶体管的源极、所述第一晶体管的栅极均电连接于所述第一外引线，所述第一晶体管的漏极与所述第二晶体管的源极电连接且所述第二晶体管的漏极、所述第二晶体管的栅极均电连接于所述第二外引线；所述第一外引线电连接于所述栅极线、所述数据线或所述公共电极，所述第二外引线电连接于所述短路环。5.根据权利要求1所述的静...
【专利技术属性】
技术研发人员：乔传兴，赵约瑟，蔡昌宇，王凯，袁进，李水龙，
申请(专利权)人：深圳莱宝高科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。