外延片制造技术

本申请提供外延片。外延片包括衬底、缓冲层、掩膜层、及外延层。缓冲层设有第二通孔。掩膜层具有多个与第二通孔连通的第一通孔。当外延层位于第二通孔内时，外延层的生长方向垂直于衬底与缓冲层的排列方向；当外延层位于第一通孔内时，外延层的生长方向平行于衬底与缓冲层的排列方向；当外延层位于掩膜层背离衬底一侧时，外延层在平行于及垂直于衬底与缓冲层的排列方向同时生长。本申请通过设置具有第一通孔的掩膜层，及在缓冲层设置连通第一通孔的第二通孔，通过使外延层进行横/纵/横外延，降低了外延层的晶体缺陷密度，提高外延层的晶体质量。量。量。

【技术实现步骤摘要】
外延片


[0001]本申请属于半导体
，具体涉及外延片。

技术介绍

[0002]在半导体领域，外延片的晶体质量往往是影响器件性能和可靠性的关键指标之一。但是，目前掩膜法对晶体质量提升效果较为有限，未被掩膜层覆盖部分的晶体缺陷能够随外延层纵向延伸，直至外延层顶部。所以未被掩膜层覆盖部分的晶体缺陷较多，导致外延层的晶体缺陷密度较高，晶体质量较低。

技术实现思路

[0003]鉴于此，本申请提供了一种外延片包括：
[0004]衬底；
[0005]缓冲层，位于所述衬底的一侧，所述缓冲层设有多个第二通孔，并使所述衬底露出；
[0006]掩膜层，位于所述缓冲层背离所述衬底的一侧，所述掩膜层具有多个连通所述第二通孔的第一通孔；及
[0007]外延层，位于所述第一通孔与所述第二通孔内，还位于所述掩膜层背离所述衬底的一侧；
[0008]其中，当所述外延层位于所述第二通孔内时，所述外延层的生长方向垂直于所述衬底与所述缓冲层的排列方向；当所述外延层位于所述第一通孔内时，所述外延层的生长方向平行于所述衬底与所述缓冲层的排列方向；当所述外延层位于所述掩膜层背离所述衬底一侧时，所述外延层在平行于及垂直于所述衬底与所述缓冲层的排列方向同时生长。
[0009]本申请提供了一种外延片，由衬底、缓冲层、掩膜层、及外延层组成。其中，纵向外延是指外延生长的方向平行于衬底与外延层的排列方向；横向外延是指外延生长的方向垂直于衬底与外延层的排列方向。
[0010]具体地，缓冲层能够为形成第二通孔、及后续形成晶体缺陷密度较低的外延层提供基础。掩膜层能够为形成连通第一通孔的第二通孔提供基础。在形成外延层的过程中，外延层在第二通孔内、第一通孔内、及掩膜层背离所述衬底的一侧分别能够沿横、纵、横进行外延生长。横/纵/横外延的外延层能够降低外延层生长时形成纵向延伸的晶体缺陷的几率，也可以理解为，能够降低晶体缺陷自下而上贯穿外延层的几率。
[0011]因此，本申请通过设置具有第一通孔的掩膜层，及在缓冲层设置连通第一通孔的第二通孔，通过使外延层进行横/纵/横外延，降低了外延层的晶体缺陷密度，提高外延层的晶体质量。
[0012]其中，位于所述第二通孔内的所述外延层与所述第二通孔的底壁具有间隙。
[0013]其中，所述缓冲层与所述外延层包含同质材料。
[0014]其中，所述外延片还包括器件功能层，所述器件功能层位于所述外延层背离所述
衬底一侧；其中，所述器件功能层包括至少一个沿所述衬底与所述缓冲层的排列方向层叠设置的外延层。
[0015]其中，所述器件功能层设置于所述外延层背离所述衬底一侧的部分区域。
[0016]其中，所述第一通孔与所述第二通孔正对应设置，且在所述第一通孔与所述第二通孔的径向方向上，所述第一通孔与所述第二通孔的尺寸相等。
[0017]其中，在所述第一通孔与所述第二通孔的轴向方向上，所述第一通孔与所述第二通孔的孔深比为(0.4nm
‑
2.5nm)：(15nm
‑
3000nm)。
[0018]其中，所述缓冲层与所述外延层的厚度比为(15nm
‑
3000nm)：(300nm
‑
10000nm)。
[0019]其中，所述外延层背离所述衬底的一侧表面为极性面、或者半极性面、或者非极性面。
[0020]其中，所述外延片的位错密度ρ满足以下条件：104cm
‑2＜ρ≤109cm
‑2。
附图说明
[0021]为了更清楚地说明本申请实施方式中的技术方案，下面将对本申请实施方式中所需要使用的附图进行说明。
[0022]图1为本申请一实施方式中外延片的制备方法的工艺流程图。
[0023]图2为图1中S200所对应的外延片的示意图。
[0024]图3为图1中S300所对应的外延片的示意图。
[0025]图4为图1中S400所对应的外延片的示意图。
[0026]图5为图1中S500所对应的外延片的示意图。
[0027]图6为图5中第一通孔内部分外延层的局部放大图。
[0028]图7为图5中第二通孔内部分外延层的局部放大图。
[0029]图8为本申请一实施方式中S500所包括的工艺流程图。
[0030]图9为本申请另一实施方式中S500所包括的工艺流程图。
[0031]图10为本申请另一实施方式中外延片的制备方法的工艺流程图。
[0032]图11为图10中S600所对应的外延片的示意图。
[0033]图12为图10中S600所对应的器件功能层的示意图。
[0034]图13为本申请一实施方式中外延片的结构示意图。
[0035]标号说明：
[0036]外延片
‑
1、衬底
‑
11、缓冲层
‑
12、第二通孔
‑
121、掩膜层
‑
13、第一通孔
‑
131、外延层
‑
14、器件功能层
‑
15。
具体实施方式
[0037]以下是本申请的优选实施方式，应当指出，对于本
的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。
[0038]在半导体领域，外延片的晶体质量对器件性能和可靠性影响很大。目前，采用掩膜法提高薄膜晶体质量是常用的外延技术手段。例如，基于图案化衬底进行MOCVD(Metal
‑
organic Chemical Vapor Deposition，金属有机化合物化学气相沉积)选择性外延(ELO外
延法)是提高III族氮化物(如GaN、AlN等)的晶体质量、降低其晶体缺陷密度的方法之一。其关键机理是通过依托图案化衬底，促使晶体材料的横向外延，有效地实现穿透缺陷的弯曲，并在晶种横向合并的过程中实现缺陷的湮灭过程。其中，晶体缺陷指的是包括点缺陷、线缺陷、面缺陷等。
[0039]但是，目前掩膜法对晶体质量提升效果较为有限。这是由于未被掩膜层覆盖部分的晶体缺陷能够随外延层纵向延伸，直至外延层顶部。也可以理解为，未被掩膜层覆盖部分的穿透缺陷并未被屏蔽，导致其仍然可以穿透整个外延层。所以未被掩膜层覆盖部分的晶体缺陷较多，导致外延层的晶体缺陷密度较高，晶体质量较低。并且，传统的ELOG方法是对在蓝宝石基GaN模板进行微纳制程工艺(其中包括：氧化硅掩膜沉积、整套光刻流程、及掩膜和GaN模板的刻蚀)和两次MOCVD外延构成的，制备流程较为繁琐、重复率较低、片内均匀性较差。因此，亟需一种流程相对简单、重复性高、片内均匀性较好的制备较高晶体质量外延层的技术方法。
[0040]鉴于此，为了解决上述问题，本申请提供了一种外延片的制备方法。请一并参考图1
‑
图7，图1为本申请一实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种外延片，其特征在于，包括：衬底；缓冲层，位于所述衬底的一侧，所述缓冲层设有多个第二通孔，并使所述衬底露出；掩膜层，位于所述缓冲层背离所述衬底的一侧，所述掩膜层具有多个连通所述第二通孔的第一通孔；及外延层，位于所述第一通孔与所述第二通孔内，还位于所述掩膜层背离所述衬底的一侧；其中，当所述外延层位于所述第二通孔内时，所述外延层的生长方向垂直于所述衬底与所述缓冲层的排列方向；当所述外延层位于所述第一通孔内时，所述外延层的生长方向平行于所述衬底与所述缓冲层的排列方向；当所述外延层位于所述掩膜层背离所述衬底一侧时，所述外延层部分的生长方向平行于所述衬底与所述缓冲层的排列方向，且所述外延层部分的生长方向垂直于所述衬底与所述缓冲层的排列方向。2.如权利要求1所述的外延片，其特征在于，位于所述第二通孔内的所述外延层与所述第二通孔的底壁具有间隙。3.如权利要求1所述的外延片，其特征在于，所述缓冲层与所述外延层包含同质材料。4.如权利要求1所述的外延片，其特征在于，所述外延片还包括器件功能层，所述器件功能层位于所述外延层背离所述衬底一侧；其中，所述器件功能层包括至少一个沿所述衬底与所述缓冲层的排列方向层...

【专利技术属性】
技术研发人员：邢琨，杨波，解光侠，
申请(专利权)人：珠海庞纳微半导体科技有限公司，
类型：新型
国别省市：