【技术实现步骤摘要】
数据传输方法、装置、SOC芯片、电子组件及电子设备
[0001]本公开涉及数据处理
，尤其涉及一种数据传输方法、数据传输装置、SOC芯片、电子组件及电子设备。
技术介绍
[0002]在数据处理
中，两个不同的时钟域之间通常存在跨时钟域传输数据的需要。例如芯片内部的总线（简称片内总线）与用于连接外围设备的PCIE（peripheral component interconnect express，外围设备互连快件）模块可能属于两个不同的时钟域，片内总线与PCIE模块之间通常需要跨时钟域传输数据。又例如芯片内的不同分区可能属于不同的时钟域，每两个分区之间也可能需要跨时钟域传输数据。
[0003]相关技术中，在跨时钟域传输数据时每个时钟域通常采用固定频率。然而在系统正常工作时，数据发送负载通常是动态变化的，如果采用固定时钟频率传输数据，则难以兼顾数据传输速率和数据传输功耗，导致数据传输速率过低或数据传输功耗过大。
技术实现思路
[0004]本公开提供一种数据传输方法、数据传输装置、SOC芯片、电...
【技术保护点】
【技术特征摘要】
1.一种数据传输方法，所述方法包括：每N个第一时钟周期，统计一次第一异步处理模块的可用缓存单元数量；所述N是大于等于1的整数，所述第一时钟周期是所述第一异步处理模块的写数据侧的第一时钟域的时钟周期；每M个第二时钟周期，统计一次第二异步处理模块的可用缓存单元数量；所述M是大于等于1的整数，所述第二时钟周期是所述第二异步处理模块的写数据侧的第二时钟域的时钟周期，所述第一异步处理模块用于缓存所述第一时钟域向所述第二时钟域传输的数据，所述第二异步处理模块用于缓存所述第二时钟域向所述第一时钟域传输的数据；根据连续P次统计的所述第一异步处理模块的可用缓存单元数量和连续P次统计的所述第二异步处理模块的可用缓存单元数量，调整所述第二时钟域的时钟频率；所述P是大于等于1的整数，针对所述第一异步处理模块的连续P次统计与针对所述第二异步处理模块的连续P次统计在时间上存在重叠。2.根据权利要求1所述的方法，所述第一异步处理模块的缓存单元总数量等于所述第二异步处理模块的缓存单元总数量。3.根据权利要求2所述的方法，所述根据连续P次统计的所述第一异步处理模块的可用缓存单元数量和连续P次统计的所述第二异步处理模块的可用缓存单元数量，调整所述第二时钟域的时钟频率，包括：计算连续P次统计的所述第一异步处理模块的可用缓存单元数量的总数R1，并计算连续P次统计的所述第二异步处理模块的可用缓存单元数量的总数R2；在所述总数R1大于预设阈值且所述总数R1大于所述总数R2的情况下，降低所述第二时钟域的时钟频率；在所述总数R2大于所述预设阈值且所述总数R2大于所述总数R1的情况下，升高所述第二时钟域的时钟频率。4.根据权利要求3所述的方法，在发生以下多种情况中的任意一种时，确定不调整所述第二时钟域的时钟频率：所述总数R1和所述总数R2均小于等于所述预设阈值；所述总数R1和所述总数R2均大于所述预设阈值，且所述总数R1和所述总数R2相等。5.根据权利要求4所述的方法，针对所述第一异步处理模块的连续P次统计的起始统计时间与针对所述第二异步处理模块的连续P次统计的起始统计时间一致；所述起始统计时间在第一时间或第二时间之后，所述第一时间是最近一次调整时钟频率的调整时间，所述第二时间是最近一次确定不调整时钟频率的确定时间。6.根据权利要求3所述的方法，所述预设阈值是根据所述P和所述缓存单元总数量确定的。7.根据权利要求3所述的方法，所述在所述总数R1大于预设阈值且所述总数R1大于所述总数R2的情况下，降低所述第二时钟域的时钟频率，包括：在所述总数R1大于预设阈值且所述总数R1大于所述总数R2的情况下，计算第一调整幅度a1，将a1取整为a1
’
，并将所述第二时钟域的时钟频率降低a1
’
；其中 ，所述r是等于R1与R2的理论最大差值与每次频率调整上限的比值；所述在所述总数R2大于所述预设阈值且所述总数R2大于所述总数R1的情况下，升高所
述第二时钟域的时钟频率，包括：在所述总数R2大于所述预设阈值且所述总数R2大于所述总数R1的情况下，计算第二调整幅度a2，将a2取整为a2
’
，并将所述第二时钟域的时钟频率升高a2
’
；其中。8.根据权利要求1至7任一项所述的方法，所述第一时钟域是PCIE模块的时钟域，所述第二时钟域是片内总线的时钟域。9.一种数据传输装置，所述装置包...
【专利技术属性】
技术研发人员：韩胜，崔明志，
申请(专利权)人：北京象帝先计算技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。