一种信号解调电路及数字隔离电路制造技术

本发明专利技术公开了一种信号解调电路及数字隔离电路，其中的信号解调电路，设置于数字隔离电路的接收端，包括：共栅放大模块，用以接收数字隔离电路中的隔离模块所输出的全差分信号，并对全差分信号进行放大；解调模块，与共栅放大模块相连接，用于对放大后的全差分信号进行解调并输出；共栅放大模块包括第一有源负载、第二有源负载、第一NMOS管、第二NMOS管、第一耦合电容、第二耦合电容、第一采样电阻和第二采样电阻。本发明专利技术中的电路，具有较高的抗干扰能力。力。力。

【技术实现步骤摘要】
一种信号解调电路及数字隔离电路


[0001]本专利技术涉及模拟集成电路
，尤其涉及到一种干扰抑制修正电路以及一种数字隔离电路。

技术介绍

[0002]隔离是指系统中各种功能电路之间的电气分离，使得其之间并非通过直接导通路径传输信号，而是通过物理层隔开高压域和低压域，这样，在不同电路可以拥有不同的电位的情况下，最大的减少了两端电路的互相影响。目前，较为常用的为采用电容耦合方法，对应的电容隔离型驱动电路包括发送端(低压侧的调制模块)，接收端(高压侧的解调模块)和隔离电容，其中的发送端将传输信号进行调制为可以经过隔离电容模块的信号，接收端将经过隔离电容模块的信号解调为传输信号，隔离电容模块连接发送端和接收端。
[0003]由于隔离驱动电路的信号调制模块和信号解调模块处于不同的电压域，信号从信号调制模块电压域到信号解调模块电压域存在电压域传递，会在信号解调模块产生共模瞬态脉冲，不同的电压上升速率会产生不同大小的共模瞬态脉冲，此共模瞬态脉冲在信号解调模块端将会产生共模转差模的影响，进而造成信号解调模块端误判。
[0004]因此，如何有效抑制数字隔离电路中的共模瞬态脉冲的干扰成为亟待解决的问题。

技术实现思路

[0005]因此，为了解决现有技术中出现的上述问题，本申请提供了一种能够容纳更多的共模瞬态事件，抗干扰能力较高的信号解调电路，进而提供了一种能够有效抑制共模瞬态干扰的数字隔离电路。
[0006]根据第一方面，本专利技术提供了一种信号解调电路，设置于数字隔离电路的接收端，包括：<br/>[0007]共栅放大模块，用以接收数字隔离电路中的隔离模块所输出的全差分信号，并对全差分信号进行放大；
[0008]解调模块，与共栅放大模块相连接，用于对放大后的全差分信号进行解调并输出；
[0009]共栅放大模块包括第一有源负载、第二有源负载、第一NMOS管、第二NMOS管、第一耦合电容、第二耦合电容、第一采样电阻和第二采样电阻；第一NMOS管的源极连接第一采样电阻后接地，第二NMOS管的源极连接第二采样电阻后接地；第一NMOS管的栅极与第二耦合电容的阴极相连接，第二耦合电容的阳极连接于第二NMOS管的源极和第二采样电阻之间，并接入全差分信号中的反相输入信号；第二NMOS管的栅极与第一耦合电容的阴极相连接，第一耦合电容的阳极连接于第一NMOS管的源极和第一采样电阻之间，并接入全差分信号中的正相输入信号；第一NMOS管的漏极与第一有源负载相连接并接出反相输出信号，第二NMOS管的漏极与第二有源负载相连接并接出正相输出信号；
[0010]第一有源负载和第二有源负载均包括负载PMOS管和负载NMOS管，负载PMOS管的源
极和负载NMOS管的漏极均与驱动电源的高电平输出端相连接；负载PMOS管的栅极与负载NMOS管的源极相连接，并连接至一偏置电流源，负载PMOS管的漏极与负载NMOS管的栅极相连接；负载PMOS管的漏极为连接端。
[0011]在可选的实施例中，共栅放大模块还包括：
[0012]第三NMOS管和第四NMOS管，二者的栅极相互连接并连接至另一偏置电流源，且第三NMOS管的漏极与第一有源负载相连接，源极与第一NMOS管的漏极相连接，第四NMOS管的漏极与第二有源负载相连接，源极与第二NMOS管的漏极相连接。
[0013]在可选的实施例中，信号解调电路还包括：
[0014]共源共栅放大模块，设置于共栅放大模块和解调模块之间，用于对经过共栅放大模块的全差分信号进行放大；
[0015]共源共栅模块包括第三有源负载、第四有源负载、第五NMOS管和第六NMOS管；第五NMOS管的漏极与第三有源负载相连接并接出反相输出信号，栅极接入正相输入信号，源极与第六NMOS管的源极相连接并连接至另一偏置电流源；第六NMOS管的漏极与第四有源负载相连接并接出正相输出信号，栅极接入反相输入信号；
[0016]且第三有源负载和第四有源负载的结构与第一有源负载以及第二有源负载的结构相同。
[0017]在可选的实施例中，共源共栅放大模块还包括：
[0018]第七NMOS管和第八NMOS管，二者的栅极相互连接，且第七NMOS管的漏极与第三有源负载相连接并接出反相输出信号，源极与第五NMOS管的漏极相连接，第八NMOS管的漏极与第四有源负载相连接并接出正相输出信号，源极与第六NMOS管的漏极相连接。
[0019]在可选的实施例中，信号解调电路还包括：
[0020]带阻滤波模块，设置于共源共栅放大模块和解调模块之间；
[0021]带阻滤波模块包括第一有源电容、第二有源电容、第一有源电阻、第二有源电阻、第一电感和第二电感；第一有源电容和第一有源电阻串联形成第一并联电路，第二有源电容和第二有源电阻串联形成第二并联电路，第一并联电路和第二并联电路并联后与第一电感串联形成第三并联电路，第三并联电路与第二电感并联；第一有源电容的两端分别接入正相输入信号和反相输入信号，第二有源电容和第二有源电阻之间接出反相输出信号，第一电感与第二电感相连接的一端接出正相输出信号。
[0022]在可选的实施例中，带阻滤波模块还包括：
[0023]第一加法器电容、第二加法器电容和第三加法器电容，第一加法器电容连接于第一有源电容和第一有源电阻之间，第二加法器电容连接于第一有源电容和第二有源电容之间，第三加法器电容连接于第二有源电容和第二有源电阻之间。
[0024]在可选的实施例中，信号解调电路还包括：
[0025]共模稳定模块，设置于带阻滤波模块和解调模块之间；
[0026]共模稳定模块包括第九NMOS管、第十NMOS管、第十一NMOS管、第一PMOS管、第二PMOS管和第一电容；第九NMOS管的漏极与另一偏置电流源相连接，栅极与第十NMOS管的漏极、第一电容的正极以及第十一NMOS管的栅极相连接，源极与第一PMOS管的源极相连接，且第九NMOS管的栅极还与其自身的漏极相连接；第一PMOS管的栅极接入反相输入信号，漏极与第十NMOS管的源极、第一电容的阴极、第二PMOS管的漏极以及另一偏置电流源相连接；第
十NMOS管的栅极连接至其自身的漏极；第十一NMOS管的漏极连接至驱动电源的高电平输出端，源极与第二PMOS管的源极相连接，并接出共模电压信号；第二PMOS管的栅极接入正相输入信号。
[0027]根据第二方面，本专利技术还提供了一种数字隔离电路，包括：
[0028]调制发送电路，用于将接收到的输入信号转换为全差分信号；
[0029]隔离模块，与调制发送模块相连接，用于传输全差分信号；
[0030]以及上述第一方面任一实施方式中的信号解调电路，信号解调电路与隔离模块相连接，用于对全差分信号进行解调并输出。
[0031]本专利技术提供的技术方案，具有如下优点：
[0032]1、本专利技术提供的信号解调电路，通过设置解调模块前的放大模块为共栅放大模块，并设置共栅发放大模块中使用有源负载，其产生的零点能够使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号解调电路，其特征在于，设置于数字隔离电路的接收端，包括：共栅放大模块，用以接收所述数字隔离电路中的隔离模块所输出的全差分信号，并对所述全差分信号进行放大；解调模块，与所述共栅放大模块相连接，用于对放大后的所述全差分信号进行解调并输出；所述共栅放大模块包括第一有源负载、第二有源负载、第一NMOS管、第二NMOS管、第一耦合电容、第二耦合电容、第一采样电阻和第二采样电阻；所述第一NMOS管的源极连接所述第一采样电阻后接地，所述第二NMOS管的源极连接所述第二采样电阻后接地；所述第一NMOS管的栅极与所述第二耦合电容的阴极相连接，所述第二耦合电容的阳极连接于所述第二NMOS管的源极和所述第二采样电阻之间，并接入所述全差分信号中的反相输入信号；所述第二NMOS管的栅极与所述第一耦合电容的阴极相连接，所述第一耦合电容的阳极连接于所述第一NMOS管的源极和所述第一采样电阻之间，并接入所述全差分信号中的正相输入信号；所述第一NMOS管的漏极与所述第一有源负载相连接并接出反相输出信号，所述第二NMOS管的漏极与所述第二有源负载相连接并接出正相输出信号；所述第一有源负载和所述第二有源负载均包括负载PMOS管和负载NMOS管，所述负载PMOS管的源极和所述负载NMOS管的漏极均与驱动电源的高电平输出端相连接；所述负载PMOS管的栅极与所述负载NMOS管的源极相连接，并连接至一偏置电流源，所述负载PMOS管的漏极与所述负载NMOS管的栅极相连接；所述负载PMOS管的漏极为连接端。2.根据权利要求1所述的信号解调电路，其特征在于，所述共栅放大模块还包括：第三NMOS管和第四NMOS管，二者的栅极相互连接并连接至另一偏置电流源，且所述第三NMOS管的漏极与所述第一有源负载相连接，源极与所述第一NMOS管的漏极相连接，所述第四NMOS管的漏极与所述第二有源负载相连接，源极与所述第二NMOS管的漏极相连接。3.根据权利要求1或2所述的信号解调电路，其特征在于，还包括：共源共栅放大模块，设置于所述共栅放大模块和所述解调模块之间，用于对经过所述共栅放大模块的所述全差分信号进行放大；所述共源共栅模块包括第三有源负载、第四有源负载、第五NMOS管和第六NMOS管；所述第五NMOS管的漏极与所述第三有源负载相连接并接出反相输出信号，栅极接入正相输入信号，源极与所述第六NMOS管的源极相连接并连接至另一偏置电流源；所述第六NMOS管的漏极与所述第四有源负载相连接并接出正相输出信号，栅极接入反相输入信号；且所述第三有源负载和所述第四有源负载的结构与所述第一有源负载以及所述第二有源负载的结构相同。4.根据权利要求3所述的信号解调电路，其特征在于，所述共源共栅放大模块还包括：第七NMOS...

【专利技术属性】
技术研发人员：吴勇，徐嘉雯，吴佳，
申请(专利权)人：西安电子科技大学芜湖研究院，
类型：发明
国别省市：