提供了一种半导体装置(1)，包括：壳体，该壳体包括壳体电极(4)；以及被布置在壳体内的至少一个半导体芯片(20)；其中，壳体电极(4)包括可变形部分(15)，并且可变形部分(15)被构造为当壳体的内部与外部之间的压力差超过阈值压差或可变形部分处的温度超过阈值温度时发生变形，以便将壳体从气密密封的壳体转变为与外部流体连通的开放壳体。外部流体连通的开放壳体。外部流体连通的开放壳体。
【技术实现步骤摘要】
【国外来华专利技术】半导体装置
[0001]本公开涉及一种半导体装置。更具体地但非排他地，本公开涉及一种具有改进的失效模式的功率半导体装置。
技术介绍
[0002]功率半导体装置可以容纳一个或更多个功率半导体芯片(或管芯)。功率半导体芯片常用于切换大电流和大电压，并且可以包括功率晶体管、功率二极管、晶闸管等中的一个或更多个。功率晶体管包括但不限于功率金属
‑
氧化物半导体场效应晶体管(MOSFET)、功率双极结型晶体管(BJT)、绝缘栅双极晶体管(IGBT)等。晶闸管包括但不限于集成门极换流晶闸管(IGCT)，以及门极关断晶闸管(GTO)等。功率半导体装置也可以被称为功率模块或功率电子模块。
[0003]功率半导体装置通常具有气密封装。气密封装提供了封闭内部空间的气密密封壳体(或外壳)，并且一个或更多个功率半导体芯片被布置在壳体的内部空间内。气密封装通常填充有惰性气体(例如氮气)以防止湿气、灰尘颗粒和/或其他杂质粒子进入封装，由此确保芯片的正常操作。术语“壳体”和“外壳”在下文中可互换使用。
[0004]图1示意性地示出了具有压接式封装的已知的功率半导体装置100的剖视图。压接式封装通常是气密封装。压接式功率半导体装置是传统隔离基极功率半导体装置(isolated
‑
base power semiconductor device)的替代品，在传统隔离基极功率半导体装置中，功率半导体芯片通常锡焊在分别承载芯片的隔离基板上，并且还引线键合到基板。压接式装置通常依靠外部夹紧系统施加的力与芯片接触，而不是依靠隔离底座装置中使用的引线键合和焊点。
[0005]如图1所示，压接式功率半导体装置100包括多个半导体芯片120。各个半导体芯片120在单个压力接触壳体内并联连接以产生含有具有电流处理能力的多个芯片的单个装置，理想情况下，电流处理能力是壳体内所含有的所有芯片的能力的总和。半导体芯片120被放置在机械应变缓冲器102、机械应变缓冲器103之间以形成半导体单元130。这些半导体单元130然后被定位在气密密封的壳体中的上部电极104与下部电极105之间；气密密封的壳体由电极104、105，陶瓷管108，和薄凸缘106、107、109形成。薄凸缘包括盖凸缘106、壳体上部凸缘107、以及壳体下部凸缘109。薄凸缘106、107、109在电极104、105与陶瓷管108之间形成不透气的柔性接头。气密密封的壳体封闭内部空间111。内部空间111通常填充有氮气。
[0006]通常一个电极(例如，上部电极104)是平坦的，而另一个电极(例如，下部电极105)具有形成在其内表面上的柱110的阵列。半导体单元130通常具有不同面积的上部接触区和下部接触区。如图1所示，下部电极105的柱110允许接触芯片120底部表面的较小区域。
[0007]在内部气压过高的情况下，具有气密外壳的功率半导体装置容易出现不受控制的外壳破裂。内部气压可能由于诸如局部能量存储引起的高能放电或者在被称为短路失效模式的状态下继续操作等事件而升高到临界水平。
[0008]如果功率半导体装置失效并且失去其承受高电压的能力，那么高能放电可能发
生。通常，功率半导体装置连接在含有能够存储数十千焦的电能的非常大的电容器的电路中，以形成电气系统。在系统操作期间，电容器上的电压被保持在高电平。这是通过装置的高电压阻断能力实现的。在装置发生失效的情况下，其高电压阻断能力丧失，并且来自(多个)电容器的能量以高电流的形式被非常迅速地释放，通常在几十微秒的过程中被释放。当装置(例如，装置100)失效时，它最初在单个点(例如，芯片120中的单个芯片)失效。相对于装置的其余部分，该点假定为低阻抗状态。电流将沿着电阻最小的路径，并且因此倾向于流过失效点。在发生高能放电的情况下，在该点的高电流密度导致快速过热，从而导致相邻组件的熔化和热分解，并且在气密密封外壳的内部空间(例如，空间111)内产生高压力。如果高压力超过外壳的耐压能力，那么外壳通常会以不可预测的方式破裂。
[0009]在具有内置冗余(即所使用的装置的数量超过所需的最小值)的系统中，如果失效的装置承受了初始高能放电事件，那么该装置通常需要在所谓的短路失效模式下持续操作很长一段时间，通常直到系统的下一次定期维护，下一次定期维护可能间隔一年或更长时间发生。在短路失效模式中，失效装置必须实现并保持近似于短路的低阻抗状态，以使系统能够作为一个整体继续操作。在这种状态下，系统的负载电流通常通过失效装置中的小区域传导，例如单个失效芯片。这导致装置的外壳内产生局部高温。高温不仅增加了壳体内气体(例如氮气)的压力，还可能导致聚合物组分的热分解，产生额外的气体并进一步增加内部压力。如果内部气压超过外壳的承受能力，那么对于高能放电事件，外壳可能会以不可预测的方式破裂。
[0010]由于高温气体的排放以及包括金属和陶瓷等材料在内的碎屑的喷射，功率半导体装置的外壳破裂对邻近的设备和人员都是危险的。在不能容忍不受控制的外壳破裂的应用中，通常提供额外的安全措施，例如封壳或防护。那些措施会带来可能无法被接受的额外成本。
[0011]优选地，以可预测的方式控制功率半导体装置的外壳破裂，以便降低由装置失效导致的爆炸性破坏的危险。已知技术通常涉及在功率半导体装置的气密外壳中使用破裂盘(rupture disk)(或易碎部分)。破裂盘在装置的正常操作期间将保持密封，但在上文描述的在失效模式期间产生高压力或高温的情况下会破开。具体地，已知两种现有设计。
[0012]在WO 2015/172956 A1和US 9,559,027 B2中描述了第一种设计。在该设计中，破裂盘形成在陶瓷管108的壁中，其对压力增加或温度增加的抵抗力低于外壳的其余部分。由于破裂盘对压力增加和/或温度增加比外壳的其余部分更敏感，破裂将优先发生在该位置。
[0013]在WO 2015/172956 A1和US 2015/0069589 A1中描述了第二种设计。在该设计中，破裂盘形成在将壳体电极连接到陶瓷管108的薄凸缘材料(例如，盖凸缘106)中。对于第一种设计，预期过压或过热会导致破裂盘在装置的外壳发生不受控制的爆炸性破裂之前破开。
[0014]在已知的设计中，一旦破裂盘破开，破裂盘在外壳的内部空间111与外壳的外部(例如，环境空气)之间建立流体连通路径。因此，装置的外壳将不再是气密密封的。气体和爆炸碎片可能经由破裂盘离开外壳。这样，外壳内的过压被减轻并以可控的方式被引导到外壳的外部。
[0015]已知设计的缺点是通常难以可靠地将通过破裂盘排放的热气和碎片引导到其他地方，因此热气和碎片将被直接从外壳排放到周围区域，由此造成对邻近的设备和人员的
安全问题。
[0016]缓解由于功率半导体装置的外壳破裂导致的危险的另一种方式是改进外壳的抗破裂性。已知技术涉及在外壳内使用(多个)防护罩来阻隔热气和爆炸碎片在失效位置与陶瓷管108和薄凸缘106、107、109的内表面之间的路径。防护罩通常由绝缘材料本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，包括：壳体，所述壳体包括壳体电极；以及至少一个半导体芯片，所述至少一个半导体芯片布置在所述壳体内；其中，所述壳体电极包括可变形部分，并且所述可变形部分被构造为当所述壳体的内部与外部之间的压力差超过阈值压差或者所述可变形部分处的温度超过阈值温度时发生变形，以便将所述壳体从气密密封的壳体转变为与外部流体连通的开放壳体。2.根据权利要求1所述的半导体装置，其中，所述可变形部分对压力增加和温度增加中的至少一个的抵抗力小于所述壳体的其他部分。3.根据前述权利要求中任一项所述的半导体装置，其中，所述可变形部分具有圆盘形状。4.根据前述权利要求中任一项所述的半导体装置，其中，所述可变形部分的厚度小于所述壳体电极的其他部分的厚度。5.根据前述权利要求中任一项所述的半导体装置，其中，所述可变形部分布置在所述壳体电极的中心处。6.根据前述权利要求中任一项所述的半导体装置，其中，所述壳体电极包括面向所述壳体的内部的内表面，以及相对的外表面，并且其中，所述外表面包括孔，所述可变形部分布置在所述孔与所述壳体的内部之间。7.根据权利要求6所述的半导体装置，其中，所述孔被构造作为安装孔，用于将所述半导体装置和与所述半导体装置相关联的组装组件对准。8.根据权利要求6或7所述的半导体装置，其中，所述孔布置在所述壳体电极的所述外表面的中心处。9.根据权利要求6至8中任一项所述的半导体装置，其中，所述壳体电极的所述外表面还包括沟槽，所述沟槽从所述孔延伸到所述壳体电极的周边。10.根据前述权利要求中任一项所述的半导体装置，其中，所述壳体电极是第一壳体电极，并且所述壳体还包括第二壳体电极以及布置在所述第一壳体电极与所述第二壳体电极之间的电绝缘体，其中，所述第一壳体电极和所述第二壳体电极位于所述壳体的相对的侧面。11.根据权利要求10所述的半导体装置，其中，所述第二壳体电极包括另外的可变形部分。12.一种系统，包括：根据前述权利要求中任一项所述的半导体装置；以及组装组件，所述组装组件布置在所述...
【专利技术属性】
技术研发人员：R，
申请(专利权)人：株洲中车时代半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。