GaN器件及其制备方法技术

本申请公开了GaN器件及其制备方法，其中，GaN器件包括：GaN衬底和外延片，外延片设置在GaN衬底的第一表面；栅介质层窗口，位于外延片上；CaF2薄膜，形成在栅介质层窗口上；Al2O3薄膜，形成在CaF2薄膜上，Al2O3薄膜与CaF2薄膜形成栅介质层；多晶硅层，形成在栅介质层的表面；钝化层，形成在外延片和多晶硅层的表面，钝化层具有第一窗口和第二窗口；栅金属电极，形成在第一窗口上，与多晶硅层电连接；源金属电极，形成在第二窗口上；漏金属电极，形成在GaN衬底的第二表面。本申请的GaN器件可以避免栅介质层与GaN界面处C族聚集的现象，从而提高界面特性；C可以有效降低栅极泄露电流，提高GaN器件的抗击穿能力和器件稳定性。的抗击穿能力和器件稳定性。的抗击穿能力和器件稳定性。

【技术实现步骤摘要】
GaN器件及其制备方法


[0001]本专利技术涉及半导体领域，具体涉及GaN器件及其制备方法。

技术介绍

[0002]碳化硅(GaN)半导体材料具有宽带隙、高临界击穿场强、高饱和漂移速度以及低能量损耗等突出优点，尤其适合制作高温、高频、大功率和抗辐射电子器件，在5G通信、智能电网、高速轨道交通、新能源汽车、消费类电子等领域具有广阔的前景。在当前节能减排和低碳环保的发展要求下，新一代GaN功率器件产业发展需求不断上升。
[0003]目前，针对GaN基MOS器件，栅介质层材料普遍以二氧化硅(SiO2)为首选，通常采用热生长法制备。然而，由于SiO2与GaN之间存在着严重的晶格失配，并且高温下SiO2和GaN界面处存在着大量的缺陷态聚集，这种界面缺陷对沟道的载流子的散射会导致电子迁移率的降低。另一方面，SiO2层的介电常数相对于GaN基材而言较低(ε
SiO2
＝3.9；ε
GaN
＝10)，因此在高温高压电场下会导致SiO2中的电场强度约为GaN中的2.5倍，会导致SiO2层会提前击穿，这严重限制了GaN的优越性。

技术实现思路

[0004]本专利技术针对上述问题，提出了GaN器件及其制备方法。
[0005]本专利技术采取的技术方案如下：
[0006]一种GaN器件，包括：
[0007]GaN基材，所述GaN基材具有GaN衬底和外延片，所述GaN衬底具有第一表面和第二表面，所述外延片设置在GaN衬底的第一表面；
[0008]栅介质层窗口，位于所述外延片上；
[0009]CaF2薄膜，形成在所述栅介质层窗口上；
[0010]Al2O3薄膜，形成在所述CaF2薄膜上，Al2O3薄膜与所述CaF2薄膜形成栅介质层；
[0011]多晶硅层，形成在所述栅介质层的表面；
[0012]钝化层，形成在所述外延片和多晶硅层的表面，所述钝化层具有第一窗口和第二窗口，所述第一窗口与所述多晶硅层对应，所述第二窗口与所述外延片对应；
[0013]栅金属电极，形成在所述第一窗口上，与所述多晶硅层电连接；
[0014]源金属电极，形成在所述第二窗口上；
[0015]漏金属电极，形成在所述GaN衬底的第二表面。
[0016]本申请的GaN器件由于CaF2薄膜在生长过程中不会消耗外延片中的Si原子，可以避免栅介质层与GaN界面处C族聚集的现象，从而提高界面特性；CaF2薄膜的介电常数与SiO2相比较高，可以避免电场过于集中在栅介质层，同时其临界电场和GaN相似，所以可以有效降低栅极泄露电流，提高GaN器件的抗击穿能力和器件稳定性。
[0017]本申请中，CaF2薄膜可以通过现有的化学气相沉积或物理气相沉积方法沉积得到，CaF2薄膜的沉积速率与现常用的热氧化工艺SiO2相比更高，热预算低，因此可简化器件
制备工艺过程，降低成本。
[0018]于本专利技术其中一实施例中，所述外延片包括：
[0019]第一掺杂类型轻掺杂的第一外延层，位于GaN衬底的第一表面；
[0020]第二掺杂类型轻掺杂的第二外延层，位于所述第一外延层的表面；
[0021]第一掺杂类型重掺杂的第三外延层，位于所述第二外延层的表面。
[0022]于本专利技术其中一实施例中，所述第一外延层为N
—
型GaN外延层，所述第二外延层为P
+
型GaN外延层，所述第三外延层为N
+
型GaN外延层；所述多晶硅层为N
+
型多晶硅层。
[0023]于本专利技术其中一实施例中，所述CaF2薄膜的厚度为1
‑
100nm，所述Al2O3薄膜的厚度为1
‑
100nm。
[0024]本申请还公开了一种GaN器件的制备方法，包括以下步骤：
[0025]S1、提供GaN基材并清洗，所述GaN基材包括GaN衬底和外延片，所述GaN衬底具有第一表面和第二表面，所述外延片设置在GaN衬底的第一表面；
[0026]S2、在外延片内定义栅结构区，用化学气相沉积或物理气相沉积方法，将CaF2薄膜沉积到外延片上；
[0027]利用化学气相沉积或物理气相沉积方法，将Al2O3薄膜继续沉积在CaF2薄膜上，CaF2薄膜和Al2O3薄膜形成栅介质层；
[0028]S3、在惰性气体氛围下对栅介质层进行退火处理，然后冷却；
[0029]S4、在所述栅介质层表面形成第一掺杂类型重掺杂的多晶硅层；
[0030]S5、在外延片和多晶硅层表面形成钝化层，所述钝化层具有第一窗口和第二窗口，所述第一窗口与所述多晶硅层对应，所述第二窗口与所述外延片对应，所述第二窗口内定义源区；
[0031]S6、于所述第一窗口内形成与所述多晶硅层电连接的栅极金属电极，于所述第二窗口内形成与源区连接的源极金属电极，于所述GaN衬底的第二表面形成漏极金属电极。
[0032]于本专利技术其中一实施例中，所述CaF2薄膜的厚度为1
‑
100nm，CaF2薄膜的沉积温度为100
‑
600℃。
[0033]于本专利技术其中一实施例中，所述Al2O3薄膜的厚度为1
‑
100nm，Al2O3薄膜的沉积温度为100
‑
600℃。
[0034]于本专利技术其中一实施例中，所述步骤S3的退火温度为200
‑
500℃。
[0035]于本专利技术其中一实施例中，所述外延片包括：
[0036]第一掺杂类型轻掺杂的第一外延层，位于GaN衬底的第一表面；
[0037]第二掺杂类型轻掺杂的第二外延层，位于所述第一外延层的表面；
[0038]第一掺杂类型重掺杂的第三外延层位于所述第二外延层的表面。
[0039]于本专利技术其中一实施例中，所述第一外延层为N
—
型GaN外延层，所述第二外延层为P
+
型GaN外延层，所述第三外延层为N
+
型GaN外延层；所述多晶硅层为N
+
型多晶硅层。
[0040]本专利技术的有益效果是：本申请的GaN器件由于CaF2薄膜在生长过程中不会消耗外延片中的Si原子，可以避免栅介质层与GaN界面处C族聚集的现象，从而提高界面特性；CaF2薄膜的介电常数与SiO2相比较高，可以避免电场过于集中在栅介质层，同时其临界电场和GaN相似，所以可以有效降低栅极泄露电流，提高GaN器件的抗击穿能力和器件稳定性。本申请中，CaF2薄膜可以通过现有的化学气相沉积或物理气相沉积方法沉积得到，CaF2薄膜的沉
积速率与现常用的热氧化工艺SiO2相比更高，热预算低，因此可简化器件制备工艺过程，降低成本。
附图说明
[0041]图1是GaN器件的示意图；
[0042]图2是本专利技术所制备的GaN MOSFET器件的转移特性曲线；
[0043]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GaN器件，其特征在于，包括：GaN基材，所述GaN基材具有GaN衬底和外延片，所述GaN衬底具有第一表面和第二表面，所述外延片设置在GaN衬底的第一表面；栅介质层窗口，位于所述外延片上；CaF2薄膜，形成在所述栅介质层窗口上；Al2O3薄膜，形成在所述CaF2薄膜上，Al2O3薄膜与所述CaF2薄膜形成栅介质层；多晶硅层，形成在所述栅介质层的表面；钝化层，形成在所述外延片和多晶硅层的表面，所述钝化层具有第一窗口和第二窗口，所述第一窗口与所述多晶硅层对应，所述第二窗口与所述外延片对应；栅金属电极，形成在所述第一窗口上，与所述多晶硅层电连接；源金属电极，形成在所述第二窗口上；漏金属电极，形成在所述GaN衬底的第二表面。2.如权利要求1所述的GaN器件，其特征在于，所述外延片包括：第一掺杂类型轻掺杂的第一外延层，位于GaN衬底的第一表面；第二掺杂类型轻掺杂的第二外延层，位于所述第一外延层的表面；第一掺杂类型重掺杂的第三外延层，位于所述第二外延层的表面。3.如权利要求2所述的GaN器件，其特征在于，所述第一外延层为N
—
型GaN外延层，所述第二外延层为P
+
型GaN外延层，所述第三外延层为N
+
型GaN外延层；所述多晶硅层为N
+
型多晶硅层。4.如权利要求1所述的GaN器件，其特征在于，所述CaF2薄膜的厚度为1
‑
100nm，所述Al2O3薄膜的厚度为1
‑
100nm。5.一种GaN器件的制备方法，其特征在于，包括以下步骤：S1、提供GaN基材并清洗，所述GaN基材包括GaN衬底和外延片，所述GaN衬底具有第一表面和第二表面，所述外延片设置在GaN衬底的第一表面；S2、在外延片内定义栅结构区，用化学气相沉积或物理气相沉积方法，将CaF2薄膜沉积到外延片上；利...

【专利技术属性】
技术研发人员：李京波，孙一鸣，王小周，
申请(专利权)人：浙江芯科半导体有限公司，
类型：发明
国别省市：