凹入式存取装置和形成凹入式存取装置的方法制造方法及图纸

本申请涉及凹入式存取装置和形成凹入式存取装置的方法。一种凹入式存取装置包括在半导体材料中的沟槽中的导电栅极。栅极绝缘体沿着侧壁且在所述导电栅极与所述半导体材料之间围绕所述导电栅极的底部而延伸。一对源极/漏极区在所述沟槽的相对横向侧上在所述半导体材料的上部部分中。在所述对源极/漏极区下方在所述半导体材料中的沟道区沿着侧壁且围绕所述沟槽的底部而延伸。所述栅极绝缘体包括低k材料和高k材料。所述低k材料的特征在于其介电常数k不大于4.0。介电常数k不大于4.0。介电常数k不大于4.0。

【技术实现步骤摘要】
凹入式存取装置和形成凹入式存取装置的方法


[0001]本文所公开的实施例涉及凹入式存取装置和形成凹入式存取装置的方法。

技术介绍

[0002]凹入式存取装置是具有掩埋在形成于半导电材料中的沟槽内的栅极构造的场效应晶体管。栅极构造包含栅极绝缘体，所述栅极绝缘体为沟槽和在栅极绝缘体的横向朝内的沟槽内的导电栅极材料加衬。源极/漏极区形成于在沟槽的相对侧中的每一个上的半导电材料的最外区中。当两个源极/漏极区处于不同电压且合适的电压施加到导电栅极材料时，电流(I
on
)沿着沟槽侧壁且在沟槽的基底周围流经源极/漏极区之间的半导电材料(即，在两个源极/漏极区之间形成电流借以通过的导电沟道区)。凹入式存取装置通常不含非易失性电荷存储装置(但可制造为包含此类装置)，且无关于可用于例如DRAM电路系统之类的存储器电路系统中。期望在凹入式存取装置中实现高装置导通电流(I
on
)和低装置断开电流(例如，泄漏电流I
off
)。

技术实现思路

[0003]在一个方面中，本申请涉及一种凹入式存取装置，其包括：导电栅极，其在半导体材料中的沟槽中；栅极绝缘体，其在所述导电栅极与所述半导体材料之间沿着所述导电栅极的侧壁且围绕所述导电栅极的底部而延伸；一对源极/漏极区，其在所述沟槽的相对横向侧上在所述半导体材料的上部部分中；沟道区，其在所述对源极/漏极区下方在所述半导体材料中，其沿着侧壁且围绕所述沟槽的底部而延伸；并且所述栅极绝缘体包括低k材料和高k材料，所述低k材料的特征在于其介电常数k不大于4.0，所述高k材料为(a)和(b)两者，其中：(a)：其特征在于其介电常数k大于4.0；并且(b)：其包括Si
x
M
y
O，其中“M”为Al、来自第2族、第3族、第4族、第5族的金属以及周期表的镧系元素系列中的一或多者；“x”为0.999至0.6；且“y”为0.001至0.4；所述Si
x
M
y
O高于所述低k材料。
[0004]在另一方面中，本申请涉及一种DRAM电路系统，其包括多个存储器单元，所述多个存储器单元个别地包括所述凹入式存取装置。
[0005]在另一方面中，本申请涉及一种凹入式存取装置，其包括：导电栅极，其在半导体材料中的沟槽中；栅极绝缘体，其在所述导电栅极与所述半导体材料之间沿着所述导电栅极的侧壁且围绕所述导电栅极的底部而延伸；一对源极/漏极区，其在所述沟槽的相对横向侧上在所述半导体材料的上部部分中；沟道区，其在所述对源极/漏极区下方在所述半导体材料中，其沿着所述沟槽的侧壁且围绕所述沟槽的底部而延伸；并且所述栅极绝缘体包括高k材料，所述高k材料为(a)、(b)和(c)所有者，其中：(a)：其特征在于其介电常数k大于4.0；(b)：其包括Si
x
M
y
O，其中“M”为Al、来自第2族、第3族、第4族、第5族的金属以及周期表的镧系元素系列中的一或多者；“x”为0.999至0.6；且“y”为0.001至0.4；所述Si
x
M
y
O高于所述低k材料；(c)：其顶部在所述导电栅极的顶部上方。
[0006]在另一方面中，本申请涉及一种形成凹入式存取装置的方法，其包括：在半导体材
料中形成沟槽；在所述沟槽的侧壁和底部上方形成含硅的低k栅极
‑
绝缘体材料，所述含硅的低k栅极
‑
绝缘体材料的特征在于其介电常数k不大于4.0；在所述低k栅极
‑
绝缘体材料的横向朝内的所述沟槽中形成内衬，所述内衬包括元素形式M、合金形式M以及金属氧化物中的至少一者，其中M或所述金属氧化物的金属为Al、来自第2族、第3族、第4族、第5族的金属以及周期表的镧系元素系列中的一或多者；使所述内衬的材料与所述低k栅极
‑
绝缘体材料反应以形成包括Si
x
M
y
O的高k栅极
‑
绝缘体材料，其中“x”为0.999至0.6且“y”为0.001至0.4，所述高k栅极
‑
绝缘体材料的特征在于其介电常数k大于4.0；在所述高k栅极
‑
绝缘体材料的侧壁上方的所述沟槽中形成导电栅极；在所述沟槽的相对横向侧上在所述半导体材料的上部部分中形成一对源极/漏极区；并且沟道区在所述对源极/漏极区下方在所述半导体材料中并且沿着所述沟槽侧壁且围绕所述沟槽底部而延伸。
附图说明
[0007]图1为根据本专利技术的实施例的DRAM中的多个凹入式存取装置的图解横截面视图。
[0008]图2为图1的一部分的放大视图。
[0009]图3至10为根据本专利技术的实施例的一或多个凹入式存取装置的图解横截面视图。
[0010]图11至18展示根据本专利技术的实施例的形成凹入式存取装置的实例方法。
[0011]图19为根据本专利技术的实施例的DRAM电路系统的图解示意图和结构视图。
具体实施方式
[0012]本专利技术的实施例涵盖例如如可能在DRAM构造中的凹入式存取装置以及形成凹入式存取装置的方法。首先参考图1和2描述第一实例实施例，其展示包括存储器阵列或存储器阵列区域10的衬底构造8的实例片段，所述存储器阵列或存储器阵列区域在一个实施例中包括存储器单元114，所述存储器单元个别地包括凹入式存取装置/晶体管116和电荷存储装置118(例如，电容器)。已相对于基底衬底11来制造存储器单元114。基底衬底11可包括导电/导体/传导性(即，本文中为电气地)、半导电/半导体/半传导性以及绝缘/绝缘体/隔绝性(即，本文中为电气地)材料中的任何一或多者。材料可在图1至2描绘的材料的旁边、竖向朝内或竖向朝外。举例来说，集成电路系统的其它部分地或完全制造的组件可设置于基底衬底11的上方、周围或之内的某处。用于操作存储器阵列内的组件的控制和/或其它外围电路系统也可被制造，且可或不可完全或部分地在存储器阵列或子阵列内。此外，也可独立地、先后地或以其它方式相对彼此制造且操作多个子阵列。如此文件中所使用，“子阵列”也可被视为阵列。
[0013]实例基底衬底11包括半导体材料12(例如，恰当地且不同地掺杂的单晶硅和/或其它半导电材料)，所述半导体材料包括一对凹入式存取装置116。图1和2展示作为存储器电路系统的部分的凹入式存取装置116，但根据本专利技术的凹入式存取装置可能在任何集成电路系统中。所述论述主要关于单个凹入式存取装置116进行。这包括在半导体材料12中的沟槽19中的导电栅极18(例如，埋入式存取线)。在一个实施例中，导电栅极18基本上由金属材料组成或由金属材料组成。实例导电栅极18具有可为平面(如所展示)的顶部31。绝缘体材料73(例如，二氧化硅、氮化硅、具有不大于4.0的介电常数k的材料，或具有大于4.0的介电常数k的材料)可在导电栅极18上方。绝缘体材料70(例如，二氧化硅和/或氮化硅)可在半导
体材料12上方。栅极绝缘体20沿着本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种凹入式存取装置，其包括：导电栅极，其在半导体材料中的沟槽中；栅极绝缘体，其在所述导电栅极与所述半导体材料之间沿着所述导电栅极的侧壁且围绕所述导电栅极的底部而延伸；一对源极/漏极区，其在所述沟槽的相对横向侧上在所述半导体材料的上部部分中；沟道区，其在所述对源极/漏极区下方在所述半导体材料中，其沿着所述沟槽的侧壁且围绕所述沟槽的底部而延伸；并且所述栅极绝缘体包括低k材料和高k材料，所述低k材料的特征在于其介电常数k不大于4.0，所述高k材料为(a)和(b)两者，其中：(a)：其特征在于其介电常数k大于4.0；并且(b)：其包括Si
x
M
y
O，其中“M”为Al、来自第2族、第3族、第4族、第5族的金属以及周期表的镧系元素系列中的一或多者；“x”为0.999至0.6；且“y”为0.001至0.4；所述Si
x
M
y
O高于所述低k材料。2.根据权利要求1所述的凹入式存取装置，其中“x”为0.999至0.96，且“y”为0.001至0.04。3.根据权利要求1所述的凹入式存取装置，其中“M”包括La、Lu、Yb、Er、Dy、Gd、Pr、Y、Hf、Zr、Mg、Sr和Ti中的至少一者。4.根据权利要求1所述的凹入式存取装置，其中“M”包括Al。5.根据权利要求1所述的凹入式存取装置，其中“M”为来自第2族、第3族、第4族、第5族的仅一种金属以及所述周期表的所述镧系元素系列。6.根据权利要求5所述的凹入式存取装置，其中“M”为来自所述镧系元素系列。7.根据权利要求1所述的凹入式存取装置，其中“M”为来自第2族、第3族、第4族、第5族的多于一种金属以及所述周期表的所述镧系元素系列。8.根据权利要求1所述的凹入式存取装置，其中所述高k材料为均质的。9.根据权利要求1所述的凹入式存取装置，其中所述高k材料并非均质的。10.根据权利要求9所述的凹入式存取装置，其中所述高k材料包括横向内部部分和横向外部部分，所述横向内部部分的量比所述横向外部部分的量大“M”。11.根据权利要求10所述的凹入式存取装置，其中所述横向内部部分和所述横向外部部分各自具有从所述导电栅极的方向至所述沟道区的方向的横向跨越其的“M”的递减浓度梯度。12.根据权利要求9所述的凹入式存取装置，其中所述高k材料在竖直和横向上均并非均质的。13.根据权利要求1所述的凹入式存取装置，其中所述高k材料在其横向朝内的所述低k材料旁边且在所述低k材料上方。14.根据权利要求13所述的凹入式存取装置，其中在所述高k材料位于所述低k材料旁边的情况下，所述高k材料在横向上比所述低k材料厚。15.根据权利要求13所述的凹入式存取装置，其中在所述高k材料位于所述低k材料旁边的情况下，所述低k材料在横向上比所述高k材料厚。16.根据权利要求13所述的凹入式存取装置，其中在所述高k材料位于所述低k材料旁
边的情况下，所述高k材料和所述低k材料具有相同横向厚度。17.根据权利要求13所述的凹入式存取装置，其中在所述低k材料位于所述高k材料旁边的情况下，所述低k材料包括所述Si
x
M
y
O。18.根据权利要求1所述的凹入式存取装置，其中所述高k材料不在所述低k材料旁边。19.根据权利要求1所述的凹入式存取装置，其中所述低k材料不含所述Si
x
M
y
O。20.根据权利要求1所述的凹入式存取装置，其中所述低k材料包括所述Si
x
M
y
O。21.根据权利要求1所述的凹入式存取装置，其中所述低k材料包括SiO2和Si
a
O
b
N
c
中的至少一者。22.根据权利要求21所述的凹入式存取装置，其中所述SiO2和Si
a
O
b
N
c
中的所述至少一者为碳掺杂的。23.根据权利要求1所述的凹入式存取装置，其中所述高k材料的顶部在所述导电栅极的顶部上方。24.根据权利要求1所述的凹入式存取装置，其中所述低k材料的顶部在所述导电栅极的顶部下方。25.根据权利要求1所述的凹入式存取装置，其中，所述高k材料的顶部在所述导电栅极的顶部上方；并且所述低k材料的顶部在所述导电栅极的所述顶部下方。26.根据权利要求1所述的凹入式存取装置，其中所述k材料完全沿着所述导电栅极的所有所述侧壁且在所述导电栅极的所述底部正下面而延伸。27.根据权利要求1所述的凹入式存取装置，其中所述导电栅极基本上由金属材料组成或由金属材料组成。28.一种DRAM电路系统，其包括多个存储器单元，所述多个存储器单元个别地包括根据权利要求1所述的凹入式存取装置。29.一种凹入式存取装置，其包括：导电栅极，其在半导体材料中的沟槽中；栅极绝缘体，其在所述导电栅极与所述半导体材料之间沿着所述导电栅极的侧壁且围绕所述导电栅极的底部而延伸；一对源极/漏极区，其在所述沟槽的相对横向侧上在所述半导体材料的上部部分中；沟道区，其在所述对源极/漏极区下方在所述半导体材料中，其沿着所述沟槽的侧壁且围绕所述沟槽的底部而延伸；并且所述栅极绝缘体包括高k材料，所述高k材料为(a)、(b)和(c)所有者，其中：(a)：其特征在于其介电常数k大于4.0；(b)：其包括Si
x
M
y
O，其中“M”为Al、来自第2族、第3族、第4族、第5族的金属以及周期表的镧系元素系列中的一或多者；“x”为0.999至0.6；且“y”为0.001至0.4；所述Si
x
M
y
O高于所述低k材料；(...

【专利技术属性】
技术研发人员：H，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：