制造三维半导体存储器装置的方法制造方法及图纸

一种制造三维半导体存储器装置的方法包括在第一基板的第一表面上形成外围电路结构，在第二基板的第一表面上形成单元阵列结构，以及将单元阵列结构附接到外围电路结构，使得第一基板的第一表面和第二基板的第一表面彼此面对。单元阵列结构可以通过在第二基板上形成背侧通路和初步接触焊盘并形成半导体层来形成。孔可以形成为穿透半导体层并暴露初步接触焊盘，并且可以通过去除初步接触焊盘的上部而形成，从而形成与半导体层分离的接触焊盘。该方法可以进一步包括在半导体层上形成堆叠、在堆叠上形成绝缘层、以及形成穿透绝缘层并连接到接触焊盘的接触插塞。到接触焊盘的接触插塞。到接触焊盘的接触插塞。

【技术实现步骤摘要】
制造三维半导体存储器装置的方法


[0001]本公开涉及三维半导体存储器装置、其制造方法以及包括该三维半导体存储器装置的电子系统，特别地，涉及包括通过接合焊盘彼此联接的外围电路结构和单元阵列结构的三维半导体存储器装置、其制造方法以及包括该三维半导体存储器装置的电子系统。

技术介绍

[0002]能够存储大量数据的半导体装置可以用作电子系统的数据存储器(storage)。半导体装置的更高集成度可以有利于满足消费者对大数据存储容量、优越性能和低廉价格的需求。在二维或平面半导体装置的情况下，由于它们的集成度主要由单位存储器单元所占据的面积决定，所以集成度可能受到精细图案形成技术水平的很大影响。然而，用于精细图案的极其昂贵的设备可能对增加二维或平面半导体装置的集成度设置实际限制。因此，最近已经提出了包括三维排列的存储器单元的三维半导体存储器装置。

技术实现思路

[0003]专利技术构思的示例实施方式提供了一种具有改善的电特性和可靠性的三维半导体存储器装置及其制造方法。
[0004]专利技术构思的示例实施方式提供了一种三维半导体存储器装置及其简化的制造方法。
[0005]根据专利技术构思的一实施方式，一种制造三维半导体存储器装置的方法可以包括：在第一基板的第一表面上形成外围电路结构；在第二基板的第一表面上形成单元阵列结构；以及将单元阵列结构附接到外围电路结构，使得第一基板的第一表面和第二基板的第一表面彼此面对。单元阵列结构的形成可以包括：在第二基板的第一表面上形成背侧通路和初步接触焊盘；形成连接到(例如，接触)背侧通路的顶表面和初步接触焊盘的顶表面的下半导体层；形成穿透下半导体层并暴露初步接触焊盘的穿透孔，并且穿透孔的形成被执行以去除初步接触焊盘的上部，从而形成与下半导体层分离的接触焊盘；在下半导体层上形成堆叠；在堆叠上形成第一层间绝缘层；以及形成穿透接触插塞以穿透第一层间绝缘层并连接到接触焊盘。
[0006]根据专利技术构思的一实施方式，一种制造三维半导体存储器装置的方法可以包括：在第一基板的第一表面上形成外围电路结构；在第二基板的第一表面上形成单元阵列结构；以及将单元阵列结构附接到外围电路结构，使得第一基板的第一表面和第二基板的第一表面彼此面对。单元阵列结构的形成可以包括：在第二基板的第一表面上形成背侧通路和接触焊盘；在背侧通路和接触焊盘上形成下半导体层；在下半导体层上形成堆叠；在堆叠上形成第一层间绝缘层；以及形成穿透接触插塞以穿透第一层间绝缘层并连接到接触焊盘。背侧通路和接触焊盘的形成可以包括：在第二基板上形成第二绝缘层；形成第一穿透孔和第二穿透孔以穿透第二层间绝缘层；以及在第一穿透孔和第二穿透孔中形成导电材料(例如，用导电材料填充第一穿透孔和第二穿透孔)。
[0007]根据专利技术构思的一实施方式，一种三维半导体存储器装置可以包括：第一基板；在第一基板上的外围电路结构；以及提供在外围电路结构上的单元阵列结构。单元阵列结构可以包括单元阵列区和单元阵列接触区。单元阵列结构可以包括：第二基板；堆叠，在第二基板的第一表面和外围电路结构之间；垂直沟道结构，提供在单元阵列区中以穿透堆叠；背侧导电图案，与堆叠间隔开并且第二基板插置在其间；穿透接触插塞，提供在单元阵列接触区中以穿透第二基板并连接到背侧导电图案；背侧通路，从第二基板的第二表面突出；以及接触焊盘，设置在与背侧通路相同的水平，并连接到穿透接触插塞。
[0008]根据专利技术构思的一实施方式，一种三维半导体存储器装置可以包括：第一基板；在第一基板上的外围电路结构；以及提供在外围电路结构上的单元阵列结构。单元阵列结构可以包括单元阵列区和单元阵列接触区。单元阵列结构可以包括：第二基板；堆叠，在第二基板的第一表面和外围电路结构之间；垂直沟道结构，提供在单元阵列区中并以穿透堆叠；背侧导电图案，提供在单元阵列接触区上，并与堆叠间隔开并且第二基板插置在其间；穿透接触插塞，提供在单元阵列接触区中以穿透第二基板；接触焊盘，设置在背侧导电图案和穿透接触插塞之间；以及穿透通路，将背侧导电图案连接到穿透接触插塞。在穿透通路的底表面和穿透接触插塞的顶表面之间的界面可以提供在接触焊盘中。
[0009]根据专利技术构思的一实施方式，一种电子系统可以包括：三维半导体存储器装置，包括第一基板、在第一基板上的外围电路结构和在外围电路结构上的单元阵列结构，单元阵列结构包括单元阵列区和单元阵列接触区；以及控制器，其通过输入/输出焊盘电连接到三维半导体存储器装置，并被配置为控制三维半导体存储器装置。单元阵列结构可以包括：第二基板；堆叠，在第二基板的第一表面和外围电路结构之间；垂直沟道结构，提供在单元阵列区中以穿透堆叠；背侧导电图案，与堆叠间隔开并且第二基板插置在其间；穿透接触插塞，提供在单元阵列接触区中以穿透第二基板并连接到背侧导电图案；背侧通路，从第二基板的第二表面突出；以及接触焊盘，设置在与背侧通路相同的水平，并连接到穿透接触插塞。
[0010]根据专利技术构思的一实施方式，一种制造半导体装置的方法可以包括：在基板上形成单元阵列结构；以及将单元阵列结构附接到外围电路结构。在附接之后，单元阵列结构在基板和外围电路结构之间。形成单元阵列结构可以包括：在基板上形成包括第一孔和第二孔的第一绝缘层，第一孔和第二孔延伸穿过第一绝缘层并暴露基板；通过分别在第一孔和第二孔中形成导电层的部分，在第一孔中形成背侧通路并且在第二孔中形成初步接触焊盘；形成在第一绝缘层上延伸并接触背侧通路和初步接触焊盘的半导体层；形成延伸穿过半导体层并暴露初步接触焊盘的第三孔；通过经由第三孔去除初步接触焊盘的一部分而形成接触焊盘；在半导体层上形成堆叠；在堆叠上形成第二绝缘层；以及形成延伸穿过第二绝缘层并接触接触焊盘的接触插塞。
附图说明
[0011]图1是根据专利技术构思的一实施方式的包括三维半导体存储器装置的电子系统的示意图。
[0012]图2是根据专利技术构思的一实施方式的包括三维半导体存储器装置的电子系统的透视图。
[0013]图3和图4是分别沿图2的线I
‑
I'和II
‑
II'截取的截面图，以示出根据专利技术构思的一实施方式的包括三维半导体存储器装置的半导体封装。
[0014]图5是根据专利技术构思的一实施方式的三维半导体存储器装置的平面图。
[0015]图6A和图6B是分别沿图5的线I
‑
I'和II
‑
II'截取的截面图，以示出根据专利技术构思的一实施方式的三维半导体存储器装置。
[0016]图7A是图6A的部分
‘
A
’
的放大截面图。
[0017]图7B、图7C和图7D是放大截面图，其每个示出了根据专利技术构思的一实施方式的三维半导体存储器装置的一部分。
[0018]图8A、图14A和图15A是沿图5的线I
‑
I'截取的截面图，以示出根据专利技术构思的一实施方式的制造三维半导体存储器装置的方法。
[0019]图8B、图14B和图15B是沿图5的线II
‑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造三维半导体存储器装置的方法，所述方法包括：在第一基板的第一表面上形成外围电路结构；在第二基板的第一表面上形成单元阵列结构；以及将所述单元阵列结构附接到所述外围电路结构，使得所述第一基板的所述第一表面和所述第二基板的所述第一表面彼此面对，其中所述单元阵列结构的形成包括：在所述第二基板的所述第一表面上形成背侧通路和初步接触焊盘；形成接触所述背侧通路的顶表面和所述初步接触焊盘的顶表面的半导体层；形成延伸穿过所述半导体层并暴露所述初步接触焊盘的孔，并去除所述初步接触焊盘的上部，从而形成与所述半导体层分离的接触焊盘；在所述半导体层上形成堆叠；在所述堆叠上形成第一绝缘层；以及形成延伸穿过所述第一绝缘层并连接到所述接触焊盘的接触插塞。2.根据权利要求1所述的方法，其中所述背侧通路和所述初步接触焊盘的形成包括：在所述第二基板上形成第二绝缘层；形成延伸穿过所述第二绝缘层的第一孔和第二孔；以及通过在所述第一孔和所述第二孔中形成导电材料，在所述第一孔中形成所述背侧通路，并在所述第二孔中形成所述初步接触焊盘。3.根据权利要求2所述的方法，其中所述半导体层由所述导电材料形成。4.根据权利要求3所述的方法，其中所述导电材料包括多晶硅。5.根据权利要求2所述的方法，其中所述导电材料包括钨、钛和/或钽，以及所述半导体层包括多晶硅。6.根据权利要求1所述的方法，在将所述单元阵列结构附接到所述外围电路结构之后，进一步包括：去除所述第二基板以暴露所述背侧通路和所述接触焊盘；在所述背侧通路和所述接触焊盘上形成第三绝缘层；以及形成延伸穿过所述第三绝缘层并连接到所述接触插塞的通路。7.根据权利要求6所述的方法，进一步包括在所述通路上形成背侧导电图案。8.根据权利要求6所述的方法，其中所述通路延伸到所述接触焊盘中。9.一种制造三维半导体存储器装置的方法，所述方法包括：在第一基板的第一表面上形成外围电路结构；在第二基板的第一表面上形成单元阵列结构；以及将所述单元阵列结构附接到所述外围电路结构，使得所述第一基板的所述第一表面和所述第二基板的所述第一表面彼此面对，其中所述单元阵列结构的形成包括：在所述第二基板的所述第一表面上形成背侧通路和接触焊盘；在所述背侧通路和所述接触焊盘上形成半导体层；在所述半导体层上形成堆叠；在所述堆叠上形成第一绝缘层；以及
形成延伸穿过所述第一绝缘层并连接到所述接触焊盘的接触插塞，其中所述背侧通路和所述接触焊盘的形成包括：在所述第二基板...

【专利技术属性】
技术研发人员：金志泳，崔茂林，崔峻荣，成政泰，尹尚希，全祐用，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：