半导体装置制造方法及图纸

本发明专利技术涉及一种半导体装置，能够扩大有效的元件面积，具备：第2电极，设置在半导体部内，沿第1方向延伸；第3电极，设置在半导体部内，沿第1方向延伸，包括：第1部分及第2部分，第2电极在第1方向上配置在第1部分与第2部分之间；以及第1中间部，在第1部分与第2部分之间位于第2电极的下方；第4电极，设置在半导体部的上方，包括：焊盘部，在与第1方向交叉的第2方向上与第2电极以及第2部分分离；以及凸部，从焊盘部突出而覆盖第2电极，并与第2电极连接；以及第5电极，设置在半导体部的上方，包括：第1覆盖部，覆盖半导体部中与第2部分邻接的第1接触部，并与第1接触部连接；以及第2覆盖部，覆盖第1部分并与第1部分连接。并与第1部分连接。并与第1部分连接。

【技术实现步骤摘要】
半导体装置
[0001]本申请享受以日本专利申请2021
‑
150214(申请日：2021年9月15日)为基础申请的优先权。本申请通过参照该基础申请而包含该基础申请的全部内容。


[0002]实施方式涉及一种半导体装置。

技术介绍

[0003]以往，已知有如下构造：在栅电极以及FP(Field Plate)电极被配置在半导体部的内部的MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor)等半导体装置中，在半导体部的表面上设置与内部的栅电极电连接的外部栅电极以及与FP电极电连接的源电极。

技术实现思路

[0004]实施方式提供一种能够扩大有效的元件面积的半导体装置。
[0005]实施方式的半导体装置具备：第1电极；半导体部，设置在上述第1电极上；第2电极，设置在上述半导体部内，从上方观察沿着第1方向延伸；第3电极，设置在上述半导体部内，沿着上述第1方向延伸，包括：第1部分及第2部分，上述第2电极在上述第1方向上配置在上述第1部分与上述第2部分之间；以及第1中间部，在上述第1部分与上述第2部分之间位于上述第2电极的下方；第4电极，设置在上述半导体部的上方，包括：焊盘部，从上方观察在与上述第1方向交叉的第2方向上从上述第2电极以及上述第2部分分离；以及凸部，从上述焊盘部突出而覆盖上述第2电极，与上述第2电极连接；第5电极，设置在上述半导体部的上方，从上述第4电极分离，包括：第1覆盖部，从上方观察覆盖上述半导体部中与上述第2部分邻接的第1接触部，并与上述第1接触部连接；以及第2覆盖部，覆盖上述第1部分，并与上述第1部分连接；以及第1绝缘膜，设置在上述半导体部与上述第2电极之间、上述半导体部与上述第3电极之间以及上述第2电极与上述第3电极之间。
附图说明
[0006]图1是表示第1实施方式的半导体装置的俯视图。
[0007]图2是将图1的由虚线A包围的部分放大表示的俯视图。
[0008]图3是图2的B
‑
B
’
线的截面图。
[0009]图4是图2的C
‑
C
’
线的截面图。
[0010]图5是图2的D
‑
D
’
线的截面图。
[0011]图6是表示第1实施方式的半导体装置中从上方观察的各部的位置关系的示意图。
[0012]图7是在参考例的半导体装置中将从上方观察的各部的位置关系放大表示的示意图。
[0013]图8是表示第2实施方式的半导体装置的俯视图。
[0014]图9是表示图8的由虚线E包围的部分从上方观察的各部的位置关系的示意图。
[0015]图10是表示第3实施方式的半导体装置中从上方观察的各部的位置关系的示意图。
[0016]图11是图10的F
‑
F
’
线的截面图。
[0017]图12是图10的G
‑
G
’
线的截面图。
具体实施方式
[0018]以下，参照附图对各实施方式进行说明。另外，附图是示意性或者概念性的图，各部分的厚度与宽度的关系、部分间的大小比例等并不一定限于与实际情况相同。此外，即便在表示相同部分的情况下，也存在根据附图而使彼此的尺寸、比例不同地示出的情况。进而，在本说明书与各图中，对与已说明过的要素相同的要素赋予相同的符号而适当省略详细说明。
[0019]此外，在以下，为了使说明容易理解，而使用XYZ正交坐标系对各部分的配置以及构成进行说明。X轴、Y轴、Z轴相互正交。此外，将X轴延伸的方向设为“X方向”，将Y轴延伸的方向设为“Y方向”，将Z轴延伸的方向设为“Z方向”。此外，将X方向中的箭头方向设为“+X方向”，将其相反方向设为
“‑
X方向”。此外，将Y方向中的箭头方向设为“+Y方向”，将其相反方向设为
“‑
Y方向”。此外，将Z方向中的箭头方向设为上方，将其相反方向设为下方，但这些方向与重力方向无关。
[0020]此外，在以下，关于各导电形的+、
‑
的表述表示各导电形中的杂质浓度的相对高低。具体而言，附加有“+”的表述表示杂质浓度比未附加“+”和
“‑”
任一个的表述高。附加有
“‑”
的表述表示杂质浓度比未附加“+”和
“‑”
任一个的表述低。此处，“杂质浓度”为，在各个区域中包含成为施主的杂质和成为受主的杂质的双方的情况下，表示这些杂质相互抵消后的净杂质浓度。
[0021]<第1实施方式>
[0022]首先，对第1实施方式进行说明。
[0023]图1是表示本实施方式的半导体装置的俯视图。
[0024]图2是将图1的由虚线A包围的部分放大表示的俯视图。
[0025]图3是图2的B
‑
B
’
线的截面图。
[0026]图4是图2的C
‑
C
’
线的截面图。
[0027]图5是图2的D
‑
D
’
线的截面图。
[0028]图6是表示本实施方式的半导体装置中从上方观察的各部的位置关系的示意图。
[0029]另外，在图6中，为了表示本实施方式的半导体装置100中从上方观察的各部的位置关系，将实际上不在同一平面上的构成要素彼此也在同一平面上表示。此外，在图6中，为了使设置有后述的FP电极170、p形的基极区域122a、p
+
形的接触区域122b以及n形的源极层123的范围容易理解，用斜线的阴影线表示设置有FP电极170、p形的基极区域122a、p
+
形的接触区域122b以及n形的源极层123的范围。
[0030]本实施方式的半导体装置100例如是MOSFET。但是，半导体装置只要是具备栅电极以及FP电极的半导体装置即可，例如也可以是IGBT(Insulated Gate Bipolar Transistor)。
[0031]如图1所示，从上方观察的半导体装置100的形状为各边与X方向或者Y方向大致平行的大致矩形。但是，半导体装置的形状并不限定于上述。当参照图2以及图3进行示意说明时，半导体装置100具备漏电极110、半导体部120、外部栅电极130以及源电极140。半导体装置100还具备绝缘膜151、多个绝缘膜152、多个绝缘膜153以及绝缘膜154。此外，半导体装置还具备多个内部栅电极160以及多个FP电极170。以下，对半导体装置100的各部进行说明。另外，在以下，主要说明半导体装置100中的图1所示的外部栅电极130的焊盘部131及其附近的形态，对除此以外的构造适当省略说明。
[0032]漏电极110设置在半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备：第1电极；半导体部，设置在上述第1电极上；第2电极，设置在上述半导体部内，从上方观察沿着第1方向延伸；第3电极，设置在上述半导体部内，沿着上述第1方向延伸，包括：第1部分及第2部分，上述第2电极在上述第1方向上配置在上述第1部分与上述第2部分之间；以及第1中间部，在上述第1部分与上述第2部分之间位于上述第2电极的下方；第4电极，设置在上述半导体部的上方，包括：焊盘部，从上方观察在与上述第1方向交叉的第2方向上与上述第2电极以及上述第2部分分离；以及凸部，从上述焊盘部突出而覆盖上述第2电极，并与上述第2电极连接；第5电极，设置在上述半导体部的上方，与上述第4电极分离，包括：第1覆盖部，从上方观察覆盖上述半导体部中与上述第2部分邻接的第1接触部，并与上述第1接触部连接；以及第2覆盖部，覆盖上述第1部分，并与上述第1部分连接；以及第1绝缘膜，设置在上述半导体部与上述第2电极之间、上述半导体部与上述第3电极之间以及上述第2电极与上述第3电极之间。2.根据权利要求1所述的半导体装置，其中，上述第1覆盖部进一步覆盖上述第2部分，并进一步与上述第2部分连接。3.根据权利要求1或2所述的半导体装置，其中，上述凸部从上述焊盘部的从上述第2部分朝向上述第1部分的方向上的端部突出。4.根据权利要求1或2所述的半导体装置，其中，在上述第5电极设置有凹部，该凹部位于上述第1覆盖部与上述第2覆盖部之间，并配置有上述凸部。5.根据权利要求1或2所述的半导体装置，具备：第6电极，设置在上述半导体部内，在上述第2方向上与上述第2电极相邻，并沿着上述第1方向延伸；第7电极，设置在上述半导体部内，沿着上述第1方向延伸，包括：第3部分及第4部分，上述第6电极在上述第1方向上配置在上述第3部分与上述第4部分之间；以及第2中间部，在上述第3部分与上述第4部分之间位于上述第6电极的下方；以及第2绝缘膜，设置在上述半导体部与上述第6电极之间、上述半导体部与上述第7电极之间以及上述第6电极与上述第7电极之间，上述凸部从上方观察覆盖上述第6电极，并与上述第6电极连接，上述第3部分在上述第2方向上与上述第1部分相邻，上述第2覆盖部从上方观察进一步覆盖上述第3部分，并进一步与上述第3部分连接。6.根据权利要求5所述的半导体装置，其中，上述第2覆盖部从上方观察进一步覆盖上述半导体部中位于上述第2电极与上述第6电极之间的第2接触部，并进一步与上述第2接触部连接。7.根据权利要求6所述的半导体装置，其中，上述半导体部包括：第1导电形的第1半导体层；
第2导电形的第2半导体层，设置在上述第1半导体层的上层部，隔着上述第1绝缘膜与上述第2电极相邻；以及上述第1导电形的第3半导体层，设置在上述第2半导体层的上层部，在上述第2接触部设置有上述第3半导体层。8.根据权利要求7所述的半导体装置，其中，上述第3半导体层进一步设置在上述第1覆盖部的下方，上述第1覆盖部进一步与上述第3半导体层连接。9.一种半导体装置，具备：第1电极；半导体部，设置在上述第1电极上；第2电极，设置在上述半导体部内，从上方观察沿着第1方向延伸；第3电极，包括在上述第1方向上与上述第2电极的上述第1方向的相反方向上的第1端部相邻的部分；第4电极，设置在上述半导体部内，从上方观察在与上述第1方向交叉的第2方向上与上述第2电极的上述第1端部相邻，并沿着上述...

【专利技术属性】
技术研发人员：畑田大辉，大麻浩平，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：