一种适用于超低输入电压工作的负压驱动电路制造技术

本发明专利技术公开一种适用于超低输入电压工作的负压驱动电路，属于电子电路领域，包括负压电荷泵电路、软启动电路和GATE负压钳位电路。所述负压电荷泵电路内置功率PMOS管；在1V输入电压情况下，通过所述负压电荷泵电路产生负压的GATE电压，使得功率PMOS管有足够的Vsg电压，使其处在完全导通状态；所述软启动电路用于开通瞬间控制开通速度，防止瞬态大电流对系统造成伤害；所述GATE负压钳位电路用于钳住Vsg的电压使其低于功率PMOS管的栅源极的耐压。本发明专利技术可支持低至1V的工作电压，且增加超小的导通电阻和功率损耗。电阻和功率损耗。电阻和功率损耗。

【技术实现步骤摘要】
一种适用于超低输入电压工作的负压驱动电路


[0001]本专利技术涉及电子电路
，特别涉及一种适用于超低输入电压工作的负压驱动电路。

技术介绍

[0002]目前的负载开关大都采用外接功率NMOS的方案，这需要内部的电荷泵把输入口电压Vin泵到高于输入电压12v左右才能驱动外接的NMOS。如果在输入1V或者更低的输入电压的情况下，很难把1V或者低于1V的电压泵到12V。低电压PMOS负载开关应用电路如图1所示，该应用电路为PMOS负载开关。CT管脚通过对电源VIN的外挂电容C1充电，通过调整C1容值大小可以调制启动时间，避免输出因启动电流过大引起过冲，QOD为放电端，在使能disable下，对输出电容放电；ON为芯片的使能信号，控制功率PMOS管的导通以及关断。
[0003]该应用电路要求芯片能工作在低至1V的电压输入，并要求1V输入情况下，功耗能满足要求。负载开关损耗主要是PMOS管的导通损耗，而导通损耗主要取决于PMOS管的导通阻抗。导通阻抗和VSG
‑
|Vthp|成反比例关系，VSG为PMOS管的栅源电压，Vthp是PMOS管的导通阈值电压。当输入电压为1V时，PMOS管GATE电压最低为0V，VSG＝1V，此时导通阻抗显著增大。为了实现低输入电压1V下的低输入阻抗要求，需要提高VSG，因此降低GATE电压以实现负压就成为必然的选择。

技术实现思路

[0004]本专利技术的目的在于提供一种适用于超低输入电压工作的负压驱动电路，以解决
技术介绍
中的问题。
[0005]为解决上述技术问题，本专利技术提供了一种适用于超低输入电压工作的负压驱动电路，包括：
[0006]负压电荷泵电路，内置功率PMOS管；在1V输入电压情况下，通过所述负压电荷泵电路产生负压的GATE电压，使得功率PMOS管有足够的Vsg电压，使其处在完全导通状态；
[0007]软启动电路，用于开通瞬间控制开通速度，防止瞬态大电流对系统造成伤害；
[0008]GATE负压钳位电路，用于钳住Vsg的电压使其低于功率PMOS管的栅源极的耐压。
[0009]在一种实施方式中，所述负压电荷泵电路包括NMOS管MN31～MN32、PMOS管MP31～MP32、电容C31～C32；
[0010]PMOS管MP31、MP32的源端均连接低电平AVSS，NMOS管MN31、MN32的源端均连接输出电压VO_neg；PMOS管MP31的栅端、PMOS管MP32的漏端、NMOS管MN31的栅端、NMOS管MN32的漏端共同连接VB点，PMOS管MP32的栅端、PMOS管MP31的漏端、NMOS管MN31的漏端、NMOS管MN32的栅端共同连接VA点；
[0011]时钟信号CLKP通过电容C31连接VA点，时钟信号CLKN通过电容C32连接VB点。
[0012]在一种实施方式中，所述时钟信号CLKP，CLKN为互为反向、时钟频率1MHz占空比50％或者其他频率也可以，频率越高产生的负压驱动能力就越强。
[0013]在一种实施方式中，所述NMOS管MN31、MN32为隔离器件。
[0014]在一种实施方式中，所述软启动电路包括NMOS管MN50～MN51、PMOS管MP50～MP52、电容C50、电流源I50、比较器A50、非门NOT50、或非门NOR50～NOR51；
[0015]非门NOT50的输入端连接比较器A50的输出端，输出端连接或非门NOR50的第一输入端；或非门NOR50的第二输入端连接或非门NOR51的输出端，输出端同时连接PMOS管MP51的栅端、NMOS管MN50的栅端和或非门NOR51的第一输入端；或非门NOR51的第二输入端连接使能信号ena；
[0016]CT管脚同时连接电容C50的一端、NMOS管MN50的漏端、比较器A50的正输入端和NMOS管MN51的栅端；电容C50的另一端接电源VIN，NMOS管MN50的栅端连接信号ST_en，源端通过电流源I50接地；比较器A50的负输入端连接信号VR；NMOS管MN51的源端通过电阻R51接地，漏端连接PMOS管MP50的漏端和栅端，PMOS管MP50的源端连接电源VIN，栅端连接PMOS管MP52的栅端和PMOS管MP51的漏端；PMOS管MP52的漏端输出启动电流Ist，PMOS管MP51和MP52的源端均连接电源VIN。
[0017]在一种实施方式中，所述GATE负压钳位电路包括NMOS管M60～M61、电流源Iclmap；
[0018]电流源Iclmap的输入端连接电源VIN，输出端连接NMOS管M60的漏端，NMOS管M60的栅端连接低电压AVSS，源端连接NMOS管M61的源端和栅端，NMOS管M61的漏端连接GATE电压。
[0019]在本专利技术提供的一种适用于超低输入电压工作的负压驱动电路中，外接的功率MOS采用PMOS结构，在1V输入电压情况下，通过负压电荷泵电路，产生负压的GATE电压，从而使得PMOS功率管有足够的Vsg电压，以实现足够小的导通阻抗，从而降低低压输入的导通损耗，能够高效的驱动外接的PMOS。
附图说明
[0020]图1是低电压输入PMOS负载开关应用电路结构示意图。
[0021]图2是本专利技术提出的一种适用于超低输入电压工作的负压驱动电路结构示意图。
[0022]图3是负压电荷泵电路结构示意图。
[0023]图4是VCT电压、启动电流Ist及GATE电压波形示意图。
[0024]图5是软启动电路结构示意图。
[0025]图6是GATE负压钳位电路结构示意图。
具体实施方式
[0026]以下结合附图和具体实施例对本专利技术提出的一种适用于超低输入电压工作的负压驱动电路作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0027]本专利技术提供了一种适用于超低输入电压工作的负压驱动电路，其结构如图2所示，包括负压电荷泵电路、软启动电路和GATE负压钳位电路。
[0028]所述负压电荷泵电路包括NMOS管MN31～MN32、PMOS管MP31～MP32、电容C31～C32；PMOS管MP31、MP32的源端均连接低电平AVSS，NMOS管MN31、MN32的源端均连接输出电压VO_neg。PMOS管MP31的栅端、PMOS管MP32的漏端、NMOS管MN31的栅端、NMOS管MN32的漏端共同连
接VB点，PMOS管MP32的栅端、PMOS管MP31的漏端、NMOS管MN31的漏端、NMOS管MN32的栅端共同连接VA点。时钟信号CLKP通过电容C31连接VA点，时钟信号CLKN通过电容C32连接VB点。
[0029]如图3所示，CLKP，CLKN为互为反向、时钟频率1MHz占空比50％的时钟信号，时钟高电平为VIN(即1V～5.5V)，低电平为AVSS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于超低输入电压工作的负压驱动电路，其特征在于，包括：负压电荷泵电路，内置功率PMOS管；在1V输入电压情况下，通过所述负压电荷泵电路产生负压的GATE电压，使得功率PMOS管有足够的Vsg电压，使其处在完全导通状态；软启动电路，用于开通瞬间控制开通速度，防止瞬态大电流对系统造成伤害；GATE负压钳位电路，用于钳住Vsg的电压使其低于功率PMOS管的栅源极的耐压。2.如权利要求1所述的适用于超低输入工作电压的负压驱动电路，其特征在于，所述负压电荷泵电路包括NMOS管MN31～MN32、PMOS管MP31～MP32、电容C31～C32；PMOS管MP31、MP32的源端均连接低电平AVSS，NMOS管MN31、MN32的源端均连接输出电压VO_neg；PMOS管MP31的栅端、PMOS管MP32的漏端、NMOS管MN31的栅端、NMOS管MN32的漏端共同连接VB点，PMOS管MP32的栅端、PMOS管MP31的漏端、NMOS管MN31的漏端、NMOS管MN32的栅端共同连接VA点；时钟信号CLKP通过电容C31连接VA点，时钟信号CLKN通过电容C32连接VB点。3.如权利要求2所述的适用于超低输入电压工作的负压驱动电路，其特征在于，所述时钟信号CLKP，CLKN为互为反向、时钟频率1MHz占空比50％或者其他频率也可以，频率越高产生的负压驱动能力就越强。4.如权利要求2所述的适用于超低输入电压工作的负压驱动电路，其特征在于，所述NMOS管MN31、MN32为隔离器件。5.如权利要求1所述的一种适用于超低输入电压工作的负压驱...

【专利技术属性】
技术研发人员：张妹雄，王萌，
申请(专利权)人：无锡明芯微电子有限公司，
类型：发明
国别省市：